Верификация инфрақұрылымының аналитикалық моделі

КІРІСПЕ

Жүйені жобалаудың әр түрлі аспектілері үшін әр түрлі тілдер жүзеге асырылды. C/C++ кірістірілген жүйелердің бағдарламалық қамсыздандыруын жүргізуде айрықша басымдылықпен қолданылды.
HDL - тілдері аппаратураны сипатту үшін, VUDL және Verilog сандық сұлбаларды жобалау мен синтездеуде пайдаланылды. Vera верификациялау тілі- ASIC- жобаларының ішкі верификациясы үшін қолданылатын, Sun Micro System бірлестігінің тудырған өнімі. Кейін VERA компиляторымен VERA тілі System Science фирмасына сатылып, соның салдарынан Synopsys бірлестігіне көшеді. Қазіргі таңда, Synopsys бірлестігісVCS компиляторымен қолданатын, Vera тілінің жаңа нұсқасын - Open Vera -ны шығарды. Верификация, валидация, ассерция сияқты басты ұғымдар арасындағы қатынастарды түсіну үшін келесі анықтамалар енгізіледі.
Верификациялау – жобалаудың әрбір кезеңінде кіріс суреттелуінің шығысқа формальды түрденуінің дұрыстығын анықтау үшін компоненттер немесе жүйе анализінің процесі.
Валидация – әрбір кезеңдегі жобалау орындалғаннан кейін, спецификацияның басты талаптарына сәйкестігін тексеру жолымен, жүйенің және оның компоненттерінің жұмыс істеу қабілетін анықтау процесі.
Сертификаттау – спецификацияның оның тағайындалуы бойынша қолданылуы кезіндегі, талаптарына жүйе анықтылығының экспертті кепілдігі.
Ассерция – синтезді орындауға дейін және кейін тестті әрекетте жобаны модельдеу кезінде, спецификация талаптарына қатысты жобалау қателерін ерте анықтау үшін арналған жүйелік деңгейдің инверсты HDL-пікірі.

ҚОЛДАНЫЛҒАН ӘДЕБИЕТТЕР ТІЗІМІ

1. О. Г. Козлова., Рост кристаллов . 1967.-17 б
2. Немудров В., Мартин Г. Системы-на-кристалле. Проектирование и развитие. М.: Техносфера, 2004. – 94 б.
3. Чернов А.А., Гиваргизов Е.И., Багдасаров Х.С., Кузнецов В.А., Демьянец Л.Н., Лобачев А.Н. Современная кристаллография, т.3 «Образование кристаллов» М.: Наука, 1980.-78б.
4. В. И. Хаханов, И. В. Хаханова, Е. И. Литвинова, О. А. Гузь. Тестирование и верификация HDL-моделей цифровых систем на кристаллах, 2010-42 б.

Пән: Физика
Жұмыс түрі: Реферат
Тегін: Антиплагиат
Көлемі: 8 бет
Таңдаулыға:

МАЗМҰНЫ

I. КІРІСПЕ ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... 3
II. НЕГІЗГІ БӨЛІМ
Верификация инфрақұрылымының аналитикалық моделі ... ... ... ... ... ... ... . ... 4
III. ҚОРЫТЫНДЫ ... ... ... ... ... ... .. ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ...11
ҚОЛДАНЫЛҒАН ӘДЕБИЕТТЕР ТІЗІМІ ... ... ... ... ... ... ... . ... ... ... ... 12

КІРІСПЕ

Жүйені жобалаудың әр түрлі аспектілері үшін әр түрлі тілдер жүзеге асырылды. CC++ кірістірілген жүйелердің бағдарламалық қамсыздандыруын жүргізуде айрықша басымдылықпен қолданылды.
HDL - тілдері аппаратураны сипатту үшін, VUDL және Verilog сандық сұлбаларды жобалау мен синтездеуде пайдаланылды. Vera верификациялау тілі- ASIC- жобаларының ішкі верификациясы үшін қолданылатын, Sun Micro System бірлестігінің тудырған өнімі. Кейін VERA компиляторымен VERA тілі System Science фирмасына сатылып, соның салдарынан Synopsys бірлестігіне көшеді. Қазіргі таңда, Synopsys бірлестігісVCS компиляторымен қолданатын, Vera тілінің жаңа нұсқасын - Open Vera -ны шығарды. Верификация, валидация, ассерция сияқты басты ұғымдар арасындағы қатынастарды түсіну үшін келесі анықтамалар енгізіледі.
Верификациялау - жобалаудың әрбір кезеңінде кіріс суреттелуінің шығысқа формальды түрденуінің дұрыстығын анықтау үшін компоненттер немесе жүйе анализінің процесі.
Валидация - әрбір кезеңдегі жобалау орындалғаннан кейін, спецификацияның басты талаптарына сәйкестігін тексеру жолымен, жүйенің және оның компоненттерінің жұмыс істеу қабілетін анықтау процесі.
Сертификаттау - спецификацияның оның тағайындалуы бойынша қолданылуы кезіндегі, талаптарына жүйе анықтылығының экспертті кепілдігі.
Ассерция - синтезді орындауға дейін және кейін тестті әрекетте жобаны модельдеу кезінде, спецификация талаптарына қатысты жобалау қателерін ерте анықтау үшін арналған жүйелік деңгейдің инверсты HDL-пікірі.

Верификация инфрақұрылымының аналитикалық моделі

HDL моделінің жалпыланған күйін идентификациялау үшін эталонды реакциялар критикалық нүктеде уақыт бойынша және ортада жасалады. Содан кейін HDL моделі үшін оны салыстыру жолымен эталонды және экспериментальды реакцияларды тексеріп, ассерционды векторды жасауға керек, яғни уақыт бойынша және ортада обьекттердің компоненттерін салыстыру күйін бейнелейді. Ассерционды векторды HDL моделінің жобалауынан тәуелсіз етіп жасау. Ассерционды және функционалды модельдерді паралельді және бір-біріне тәуелсіз модельдеу ортасында жүзеге асырады.
Ассерционды модель эталонды құрылымның кеңістік-уақыттық бірнеше маңызды нүктелердің обьекттерде тәртібінің ауытқуын анықтайды. Верификация инфрақұрылымының аналитикалық моделі келесі түрде көрсетілген (P - жоба спецификациясы, S - soft-модель, A - ассерционды модель, T - Testbench, F - фукнционалды жабулардың себеті, d - қателерді диагностикадан өткізу модулі және C - қателерді диагностикадан өткізу шарты). Ассерция форматы HDL жобалау моделінің форматымен сәйкес келуі қажет. Ассерциялар Testbench және MUV қолдану арқылы HDL моделінің семантикалық қателіктерін тексеруге арналған. Верификация инфрақұрылымының аналитикалық моделі келесі түрде болады:
M={P, S, A, T, F, d, C}
Мұнда P- жобалау спецификациясы; S- программалық модель,
S=f1P=S1, S2, ..., Si,...,Sn ;
F- функционалды жапқыштың кәрзеңкесі,
F=f2P, S=F1, F 2, ..., Fi , ..., Fn;
T- Testbench,
T=f3P, S, F=T1,T2,..., Ti , ..., Tn;
А- ассерционды модель,
A=f4P, S, F, T=A1,A2,..., Ai , ..., An;
d және С- қателіктерді тексеретін шарттар мен модульдер,
d=f5P, S, F, T, A=L1,L2,..., Li , ..., Ln∈Ls,Lh,
C=i=1nFi∈F=P∧i=1nTi∈T=F (1)

Мұнда
Ls=T, F⊕S, A; (2)
Lh=T⊕S, B. (3)
(1) формула спецификацияға қатысты функционалдығын тексеретін тесттің (testbench) толық шартын анықтайды. (2) теңдеу верификациялық инфрақұрылымның атрибуттарын қолдану арқылы жүйеліктен регистрлеуге өткенде жобалау қателігін есептейтін функция. (3) теңдік сандық кристалдағы жүйені экслуатациясы кезінде ақауын табуға реттелген.
Ассерцияның қасиеттері мен типтері. 1) Ассерцияның шекаралық мәні жобаның диверсиялық моделі, іс жүзінде ассерциялық операторлардың саны - жоба кодының 5%-ы. 2) Лездік және біртактілік ассерциялар жоба моделіне жатады, инверсты if-операторлар нысанында бағдарлама мәтініне қойылады. 3) Параллельді ассерциялар (циклдық немесе көп тактілі) - орындалатын жоба моделіне тәуелсіз және параллельді модельденеді.

1-сурет. Валидация және верификация процесстерінің әрекеттестігі
Ассерционды артықтық спецификациямен анықталған функционалды компоненттердің уақыттық фреймдерінің саны шектік санға тең болатын HDL моделінің критикалық нүктесінің функциясы болып табылады. Априорлы координаттарға ассерция векторы Х мәнін біріктіреді. Содан кейін критикалық координатасы анықталады, яғни сандары берілген тексеру тереңдігімен программалық блоктартардың қателіктерін іздеу кезіндегі верификациялық эксперимент жүргізгенде ғана жеткілікті болады. Мұндай координаталар бірліктерде сәйкестенеді. А векторының Әрбір координатасына сәйкесінше бағдарламалық кодтың транзакциялық кескінінің барлық жоғарыдағы бастамашылардың тізімі қойылады. Вектор координаталарына кез келген басқа пішінде берілген ұлы бастамашылардың тізімі немесе транзакциялық кескіннің қол жеткізу матрицасы сәйкес келеді. Нақты А векторы элементтерінің екілік күйі келесі теңдеумен анықталатын, L ақаулы бағдарламалық блоктар d(A) тізімін сөзсіз ... жалғасы

Сіз бұл жұмысты біздің қосымшамыз арқылы толығымен тегін көре аласыз.