Верификация инфрақұрылымының аналитикалық моделі

МАЗМҰНЫ

I. КІРІСПЕ ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ...3
II. НЕГІЗГІ БӨЛІМ
Верификация инфрақұрылымының аналитикалық моделі ... ... ... ... ... ... ... ... .4
III. ҚОРЫТЫНДЫ ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... ... 11
ҚОЛДАНЫЛҒАН ӘДЕБИЕТТЕР ТІЗІМІ ... ... ... ... ... ... ... ... ... ... ... .12
КІРІСПЕ

Жүйені жобалаудың әр түрлі аспектілері үшін әр түрлі тілдер жүзеге асырылды. C/C++ кірістірілген жүйелердің бағдарламалық қамсыздандыруын жүргізуде айрықша басымдылықпен қолданылды.
HDL - тілдері аппаратураны сипатту үшін, VUDL және Verilog сандық сұлбаларды жобалау мен синтездеуде пайдаланылды. Vera верификациялау тілі- ASIC- жобаларының ішкі верификациясы үшін қолданылатын, Sun Micro System бірлестігінің тудырған өнімі. Кейін VERA компиляторымен VERA тілі System Science фирмасына сатылып, соның салдарынан Synopsys бірлестігіне көшеді. Қазіргі таңда, Synopsys бірлестігісVCS компиляторымен қолданатын, Vera тілінің жаңа нұсқасын - Open Vera -ны шығарды. Верификация, валидация, ассерция сияқты басты ұғымдар арасындағы қатынастарды түсіну үшін келесі анықтамалар енгізіледі.
Верификациялау – жобалаудың әрбір кезеңінде кіріс суреттелуінің шығысқа формальды түрденуінің дұрыстығын анықтау үшін компоненттер немесе жүйе анализінің процесі.
Валидация – әрбір кезеңдегі жобалау орындалғаннан кейін, спецификацияның басты талаптарына сәйкестігін тексеру жолымен, жүйенің және оның компоненттерінің жұмыс істеу қабілетін анықтау процесі.
Сертификаттау – спецификацияның оның тағайындалуы бойынша қолданылуы кезіндегі, талаптарына жүйе анықтылығының экспертті кепілдігі.
Ассерция – синтезді орындауға дейін және кейін тестті әрекетте жобаны модельдеу кезінде, спецификация талаптарына қатысты жобалау қателерін ерте анықтау үшін арналған жүйелік деңгейдің инверсты HDL-пікірі.
ҚОЛДАНЫЛҒАН ӘДЕБИЕТТЕР ТІЗІМІ

1. О. Г. Козлова., Рост кристаллов . 1967.-17 б
2. Немудров В., Мартин Г. Системы-на-кристалле. Проектирование и развитие. М.: Техносфера, 2004. – 94 б.
3. Чернов А.А., Гиваргизов Е.И., Багдасаров Х.С., Кузнецов В.А., Демьянец Л.Н., Лобачев А.Н. Современная кристаллография, т.3 «Образование кристаллов» М.: Наука, 1980.-78б.
4. В. И. Хаханов, И. В. Хаханова, Е. И. Литвинова, О. А. Гузь. Тестирование и верификация HDL-моделей цифровых систем на кристаллах, 2010-42 б.
        
        МАЗМҰНЫ
* КІРІСПЕ.......................................................................................3
* НЕГІЗГІ БӨЛІМ
Верификация инфрақұрылымының аналитикалық моделі.................................4
* ҚОРЫТЫНДЫ........................................................................................11
ҚОЛДАНЫЛҒАН ӘДЕБИЕТТЕР ТІЗІМІ.............................................12
КІРІСПЕ
Жүйені жобалаудың әр түрлі аспектілері үшін әр түрлі тілдер ... ... C/C++ ... жүйелердің бағдарламалық қамсыздандыруын жүргізуде айрықша басымдылықпен қолданылды.
HDL - тілдері аппаратураны сипатту үшін, VUDL және Verilog ... ... ... мен ... ... Vera ... тілі- ASIC- жобаларының ішкі верификациясы үшін қолданылатын, Sun Micro System бірлестігінің тудырған ... ... VERA ... VERA тілі System Science ... сатылып, соның салдарынан Synopsys бірлестігіне көшеді. Қазіргі таңда, Synopsys ... ... ... Vera ... жаңа ... - Open Vera -ны ... ... валидация, ассерция сияқты басты ұғымдар арасындағы қатынастарды түсіну үшін келесі анықтамалар енгізіледі.
Верификациялау - жобалаудың әрбір ... ... ... шығысқа формальды түрденуінің дұрыстығын анықтау үшін компоненттер немесе жүйе анализінің процесі.
Валидация - ... ... ... орындалғаннан кейін, спецификацияның басты талаптарына сәйкестігін тексеру жолымен, жүйенің және оның компоненттерінің жұмыс істеу қабілетін анықтау процесі. ... - ... оның ... ... қолданылуы кезіндегі, талаптарына жүйе анықтылығының экспертті кепілдігі.
Ассерция - синтезді орындауға ... және ... ... ... ... ... ... спецификация талаптарына қатысты жобалау қателерін ерте анықтау үшін ... ... ... ... ...
Верификация инфрақұрылымының аналитикалық моделі
HDL моделінің жалпыланған күйін идентификациялау үшін ... ... ... нүктеде уақыт бойынша және ортада жасалады. Содан кейін HDL моделі үшін оны ... ... ... және ... ... ... ассерционды векторды жасауға керек, яғни уақыт бойынша және ... ... ... ... ... ... ... векторды HDL моделінің жобалауынан тәуелсіз етіп жасау. Ассерционды және функционалды модельдерді паралельді және бір-біріне ... ... ... жүзеге асырады.
Ассерционды модель эталонды құрылымның кеңістік-уақыттық бірнеше маңызды нүктелердің обьекттерде тәртібінің ауытқуын анықтайды. Верификация инфрақұрылымының аналитикалық моделі келесі ... ... (P - жоба ... S - ... A - ... модель, T - Testbench, F - ... ... ... d - қателерді диагностикадан өткізу модулі және C - ... ... ... ... ... ... HDL жобалау моделінің форматымен сәйкес келуі қажет. ... ... және MUV ... арқылы HDL моделінің семантикалық қателіктерін тексеруге арналған. Верификация инфрақұрылымының аналитикалық моделі келесі түрде болады:
M={P, S, A, T, F, d, ... P- ... ... S- ... ... S2, ..., Si,...,Sn ;
F- функционалды жапқыштың кәрзеңкесі,
F=f2P, S=F1, F 2, ..., Fi , ..., Fn;
T- Testbench,
T=f3P, S, ... Ti , ..., ... ... ... S, F, ... Ai , ..., ... және С- қателіктерді тексеретін шарттар мен модульдер,
d=f5P, S, F, T, ... Li , ..., ... ... ... F⊕S, A; ... B. ... ... ... ... ... тексеретін тесттің (testbench) толық шартын анықтайды. (2) ... ... ... ... ... арқылы жүйеліктен регистрлеуге өткенде жобалау қателігін есептейтін функция. (3) теңдік сандық ... ... ... ... ... ... реттелген.
Ассерцияның қасиеттері мен типтері. 1) Ассерцияның шекаралық мәні жобаның ... ... іс ... ... ... саны - жоба ... 5%-ы. 2) ... және біртактілік ассерциялар жоба моделіне жатады, инверсты if-операторлар нысанында бағдарлама мәтініне қойылады. 3) Параллельді ... ... ... көп тактілі) - орындалатын жоба моделіне тәуелсіз және параллельді модельденеді.
1-сурет. Валидация және верификация ... ... ... ... ... ... компоненттердің уақыттық фреймдерінің саны шектік санға тең болатын HDL моделінің критикалық нүктесінің функциясы ... ... ... ... ... векторы Х мәнін біріктіреді. Содан кейін критикалық координатасы анықталады, яғни сандары берілген тексеру тереңдігімен программалық блоктартардың қателіктерін іздеу ... ... ... ... ғана ... ... Мұндай координаталар бірліктерде сәйкестенеді. А векторының Әрбір ... ... ... ... ... ... барлық жоғарыдағы бастамашылардың тізімі қойылады. Вектор координаталарына кез ... ... ... берілген ұлы бастамашылардың тізімі немесе транзакциялық кескіннің қол жеткізу матрицасы сәйкес келеді. Нақты А векторы элементтерінің екілік күйі ... ... ... L ақаулы бағдарламалық блоктар d(A) тізімін сөзсіз диагностикадан өткізу рәсімін жүрзізеді.
LsA=∀i(Ai=1)Ai\∀i(Ai=0)Ai; ... ... (5) ... ... ... ... векторларды қолданып, жалғыз және еселі қателіктерді іздеуге арналған.Ассерционды вектордың ұзындығы графтағы биіктік санына ... HDL ... ... ... программалық блок санына тең.Верификация ортасындағы векторлық модель келесі түрге ие:
T1T2TiTn⊕S1S2SiSn=A1A2AiAndL1L2LiLn. ... ... ... және HDL ... ... ... яғни ... вектордың координата күйін жасайды:
Ai=fTi, Si=Ti⊕Si, Ai=0, 1, X.
Содан кейін маңызды {0, 1} ассерция векторының координатасына ... ... (4), (5) ... тәртіптердің біреуін қолдана отырып, программалық блоктардың тізімін алу үшін қолданады.
Келесі мысалда ақаулы блоктарды диагностика технологиясын қарастырамыз. HDL ... ... ... ... байланысқан граф құрылымын келесі қол жетімді матрицадан көреміз:
Диагностикалаудың ... ... (6) ... ... ... ... алынған кез келген граф биіктігін блоктар-бастамасының тізімін қамтиды. Кез ... граф ... ... ... қойылады, яғни модельдеу процесі {0,1} мәндері арқылы алдын-ала анықталуы мүмкін. Қазіргі ... ... ... ... ... ... (6) ... (7) граф түріне өзгереді:
Келесі мысалда алғашқы екі вектордан ассерционды вектордың координатасының негізгі анализінен ақаулы блоктардың тізімінен ... ... ... ... ... ... тізімінің есептелу процедурасы келесі түрге ие:
Көптеген ақаулы блоктар үшін осындай ассерция ... ... ... көп ... ... және ... стратегияларының, time-to-market параметрін қысқартуға бағдарланған, технология қосымшалары үшін әртүрлі модельдері бар. Верификацияның итеративті процесі өнім спецификациясынан алынған ... ... ... ... ... бағдарланған.
2-сурет. Жобаны жасау стратегиясы
HDL-моделді верификациялау және тестілеу инфрақұрылымы 3-суретте келтірілген. Онда жоғарғы деңгейдің формалды тілінде суреттелген жоба ... ... жабу ... тест ... ... ... құру, жобаның HDL-модельдері, эталонды реакциялы - Testbench, басты модельге қосымша болатын, жоба дұрыстығы мен тексеруін ... үшін ... ... ... үшін бастапқы ақпарат болып табылады.
3-сурет. Жобаны верификациялау ортасы
Верификация ортасы модельдеу жүйесімен, тестілеу ... ... ... ... ... Engine) және VHDL, Verilog, System Verilog ... ... жүйелік кодымен көрсетіледі. Testbench модулі, параметрлері функционалдық жабу себетінде анықталатын, ... ... ... ... ... ... стимулдары мен олардың эталондық реакцияларын береді.
4-сурет. Жобаның ... үшін ... ... ... механизмі жүйелік кодтағы тестілеу, верификациялау, диагностикадан өткізу және жобалау қателерін жөндеуді ... үшін ... және ... ... берілген, жоба күйінің уақыт пен кеңістік бойынша ішкі тексеруі бөлігінде модельді ... ... ... ... тек ... бойынша ғана емес, HDL-моделі бойынша, керексіз құрылымдарды алып тастап, ал қалғанын ассерция пішініне түрлендіріліп, генерацияланыла алады. ... ... ... ... ... идентификациялана алмайтын бағдарламалық HDL-модельдерінің қателіктерін қайталау мүмкіндігі бар.
5-сурет. Жобаның верификация маршруты
Іс жүзінде, егер тестқа жарамдылық шарттары орындалып, барлық компоненттердің ... үшін ... ... сыни ... ... дұрыс орналасса, онда HDL-моделі мен ассерция механизмін бірге модельдеу тәртібі семантикалық қателігі бар бағдарламалық кодтың жолдар ... ... ... ... және ... ... HDL- модельдер мен басқа жасаушыларға тәуелсіз жасалуы керек.
ҚОРЫТЫНДЫ
Верификация- жүйенің жұмыс істеу қабілетін анықтайтын ... және оның ... әр ... ... ... кейін спецификациялық талаптарға сәйкес екенін тексереді. Спецификация толық анықталғаннан кейін, ... ... ... ... ... немесе оқиғалардың көмегімен модельденеді (bus functional or RTL model).
Ұсынылып отырған ... ... ... ... ... ... өйткені VHDL, Verilog тілдерінде жүйелік құрылымын бейнелейді, мыңдаған қодтық қатарларды қосады, HDL модельді үлкен ... ... ... Верификация технологиясын жүзеге асыру үшін ТГ-ны HDL тілінің ... мен ... ... кодтың құрылымын бейнелейді.
ҚОЛДАНЫЛҒАН ӘДЕБИЕТТЕР ТІЗІМІ
* О. Г. Козлова., Рост кристаллов . 1967.-17 б
* Немудров В., ... Г. ... ... и ... М.: ... 2004. - 94 б.
* ... А.А., Гиваргизов Е.И., Багдасаров Х.С., Кузнецов В.А., Демьянец Л.Н., Лобачев А.Н. ... ... т.3 М.: ... ... В. И. Хаханов, И. В. Хаханова, Е. И. Литвинова, О. А. Гузь. Тестирование и верификация HDL-моделей ... ... на ... 2010-42 б.

Пән: Физика
Жұмыс түрі: Реферат
Көлемі: 5 бет
Бұл жұмыстың бағасы: 600 теңге









Ұқсас жұмыстар
Тақырыб Бет саны
Кристаллдағы жүйелер. Жобалау және дамыту106 бет
Стандарт- сапалыққа сенім57 бет
Нормативтік болжам туралы түсінік11 бет
Excel жүйесінің көмегімен аналитикалық геометрия есептерін шешу12 бет
IS-LM моделі13 бет
RDF моделінің синтаксисі33 бет
«Қазақстанның демографиялық жағдайының математикалық моделі»34 бет
Ізгілік.ұтымдылық менеджмент субъектісі қызметінің аналитикалық ұстанымдары5 бет
Аймақтық өндірістік аөк инфрақұрылымының құрылуымен қалыптасуының теориялық және әдістемелік негізі60 бет
Актив бағаларының үзіліссіз моделі34 бет


+ тегін презентациялар
Пәндер
Көмек / Помощь
Арайлым
Біз міндетті түрде жауап береміз!
Мы обязательно ответим!
Жіберу / Отправить


Зарабатывайте вместе с нами

Рахмет!
Хабарлама жіберілді. / Сообщение отправлено.

Сіз үшін аптасына 5 күн жұмыс істейміз.
Жұмыс уақыты 09:00 - 18:00

Мы работаем для Вас 5 дней в неделю.
Время работы 09:00 - 18:00

Email: info@stud.kz

Phone: 777 614 50 20
Жабу / Закрыть

Көмек / Помощь