ЭЕМ архитектурасы жайлы

Пән: Информатика, Программалау, Мәліметтер қоры
Жұмыс түрі: Курстық жұмыс
Тегін: Антиплагиат
Көлемі: 20 бет
Таңдаулыға:

Мазмұны

Кіріспе

1. ЭЕМ архитектурасы

1. 1 Микропроцессор Intel Pentium дамуы және негізгі мәліметтер

Intel P6 микропроцессорының құрылымы және функциялануы
Процессорлардың жұмысы

2. Архитектуралық және командалық конвейерін ұйымдастыру

3. Pentium P6-тің артықшылығы

4. Intel (Pentium III) шағынпроцессордың программалық моделі

4. 1. Қолданылатын жалпы мақсатты регистрлер

4. 2. Сегменттік регистрлер

5. TEST логикалық салыстыру

5. 1NEG таңба өзгеруі, 2-ге дейін толу

Қорытынды
Кіріспе

Бүгінгі таңда адамдар өмірін электронды есептеуіш машинасыз (ЭЕМ) елестету өте қиын. Көп ғасырлар бұрын адамдар әр түрлі есептерді шешетін құрылғылар болғандығын қалады. Жылдар өте ЭЕМ құралып, алға дами бастады.

Шағын процессорлардың тарихы ең алғаш рет Intel фирмасы 1971 жылы бірінші і4004 микропроцессорын шығарғанда басталады. Оның мәлімет разрядтылығы 4 бит, ал адрестеу мүмкіншілігі 640 байт, тактілік жиілігі 108 кГц болған. Бір жылдан кейін оның 8-биттік “туысқаны” - і8008 шықты, адрестік жадысы болды. Ең алғашқы 16-разрядтық 8086 процессорын Intel фирмасы 1978 жылы шығарды. Жиілігі 5мГц, өнімділігі 0, 33 MIPS (Mega Instructions Per Second) миллион нұсқау секундына (CPU - орталық процессордың жылдамдық шегі) шығарды. 32-разрядты процессор класстары 1985 жылы 80386 моделімен ашылды. Деректер құрсымының разрядтылығы (сонымен бірге ішкі регистрлері) 32 бит болатын, физикалық адрестік жадысы - 4Гб.

Intel 404 бірінші типі 750 кГц жиілікте жұмыс істеді және 2300 транзистордан тұрды. Оның өнімділігі секундына 60 мың операциямен бағаланды. Бүгінгі таңда ең жақсы микропроцессор alpha 21264 микропроцессоры болып саналады. Ол 700 кГц жиілікте жұмыс істейді, 15. 2 млн транзистордан тұрады. Секундына 2 млрд операция орындайды.

Микропроцессор ең күрделі микроэлектрондық құрылғы. Оған ғылыми және инженерлік жаңалықтар, ең соңғы жетістіктер енгізіледі.

ЭЕМ архитектурасы

ЭЕМ архитектурасы аз көлемді сыртқы тасымалдағыштар арқылы ақпаратты тасымалдау мүмкіндігі бар түйіндер және блоктармен ерекшеленеді.

1 - сурет. ЭЕМ архитектурасы

ЭЕМ-де процессор үлкен интегралды схемада құралады. ЭЕМ процессоры бір немесе біпнеше интегралды схема түрінде жасалуы мүмкін. ЭЕМ-нің басқа блоктарын құру үшін арнайландырылған немесе орта деңгеймен интегралданған сұлбалар қолданады. ЭЕМ-де қолданылатын интегралды сұлбалар төрт топқа бөлінеді:

1. Базалаық микропроцессорлық комплект.

2. Есте сақтау құрылғыларының интегралды сұлбасы.

3. Микропроцессорға ақпаратты е/ш құрылғыларының интегралды сұлбасы.

4. ЭЕМ-нің басқару объектілерімен байланысуға арналған интегралды сұлбалар.

Архитектуралық жалпы қасиеттер мен принциптерге мыналар жатады:

- Программаны сақтау принципі. Осыған сәйкес, программа коды мен оның деректері оперативті жадының бір адрестік аумағында жатады.

- Микропрограммалау принципі. Процессор құрамына микропрограмманы басқару блогы (1- сурет) кіреді. Бұл блок әр машиналық команда үшін сигналдар-әрекетінің жиынтығына ие, оларды талап етілген машиналық команда үшін генерациялау керек.

- Жадының сызықты кеңістігі - жады ұяшықтарының жиынтығы, оларға тізбектелген нөмерлер (адрестер) 0, 1, 2 . . . меншіктеледі.

- Программаның тізбектеле орындалуы. Процессор жадыдан команданы тек тізбектеп алады. Программаның тіксызықты жүрісінің орындалуын өзгерту немесе бұтақталуды орындау үшін аранйы командалар орындалады. Бұлар шартты және шартсыз командалар деп аталады.

2 - сурет. Р6 негізіндегі микропроцессордың құрылымыдық сұлбасы

Алдында айтып кетендей Р6 негізіндегі процессоры үшін жадының ішкі жүйесі оперативті жадыдын, бірінші (L1) және екінші (L2) кэштан тұрады. Интерфейс құрсымының құрылғысы оперативті жадыға сыртқы жүйелік құрсым арқылы қатынас құрады. Бұл 64 разрядты құрсым сұратуды өңдеуге бағытталған, яғни әр шиналық сұрату жеке өңделеді. Және қарсы реакцияны талап етеді. Құрсымды интерфейс құрылғысының құрсымның бір сұратуының жауабын күту кезінде көптеген қосымша сұратулар түзілуі мүмкін. Олардың барлығы келу ретіне байланысты орындалады. Яғни микропроцессор құрсымды интерфейс. Құрылғысының жабдықтарымен командалар мен деректерді екінші деңгейлік кэштан оқиды. Құрсымды интерфейс құрылғысы екінші деңгейлік кэшпен кэштың 64 разрядты құрсымы арқылы қарым-қатынас жасайды, ол тағы сұратуды өңдеуге бағытталған және процессордың тактілік жиілігінде жұмыс істейді. Бірінші деңгейлі кэшке қатынас микропроцессор тактілік жиілігінде ішкі құрсым арқылы орындалады. Кэш жадысының екінші деңгейінде де жүйелік жадысысмен синхронды жұмыс істеу арнайы хаттамасы.

1. 1 Микропроцессор Intel Pentium дамуы және негізгі мәліметтер

1993 жылдан бастап Intel Pentium микопроцессорлары шығарыла бастады. Pentium параллельді өңдеу мүмкіндігін жалғастырды. Декодерлеу және командаларды орындау құрылғысына екінші конвейер қосылды. Енді конвейер (u және v аталатын) бір тактіде екі инструкцияны бірге орындай алады. Ішкі кэш екіге ұлғайтылды - код үшін 8 кбитке және деректер үшін 8 кбитке дейін. Процессор мүмкіндігі ұлғайды. Оған бұтақталуды алдын ала анықтау мүмкіндігі қосылады, осыған байланысты сызықты емес алгоритмдерді орындау эффективтілігі артты. Архитектура жүйесінің 32-разрядты болып қалуына қарамастан, микропроцессор ішінде 128 - 256 разрядты деректерді беру шиналары қолданыла бастады. Сыртқы деректер шинасы 64 битке дейін ұлғаяды Көппроцессорлы ақпаратты өңдеуге байланысты технологиялар өзінің дамуын жалғастырады.

2 суретте Intel Р6 негізіндегі микропроцессорлар базасында компюетерлер сұлбасы көрсетілген, оған Pentiun Pro/II/III жатады. Сұлбада орталық процессор, оперативті жады, сыртқы құрылғылар көрсетілген. Жүйелік құрсым қосымша кеңею құрсымына ие. i486 және Pentium базасындағы компьютерлерде бұл құрсым негізінде PCI (Peripheral Component Interface) қолданылады, бұған сыртқы құрылғылар қосылады, әрі ертеректе қолданылған құсымдар қосылады (ISA - Industry Standard Architecture) .

2 - сурет. Дербес компьютердің құрылымдық сұлбасы

Сұлбада компьютерлердің негізі, яғни микропроцессордың жалпы сұлбасы көрсетілген. Микроопроцессорлар негізін микропрограмма басқару блогы, орындау құрылғысы, регистрлер құрайды. микропроцессолар қалған компоненттері қосымша функцияларды орындайды.

1. 2 Intel P6 микропроцессорының құрылымы және функциялануы

Р6 процессорлары Intel 80х86 шағынпроцессорлардың жалпы жолын жалғастырып, Intel фирмасының модельдерінің алдыңғы шағынпроцессорларға қарағанда бірқатар архитектуралық және құрылымдық ерекшеліктерге ие. Осы ерекшклкрдің негізгілері мыналар болып табылады:

Гарвардтық құрылым - бүркеме жадының бөлек ішкі блоктарын негізгендіктен, командалар және мәліметтер ағындары бөлек сақталады.

Суперскалярлық архитектура, параллельді жұмыс істеп жаьқан орындаушы құрылғыларда бір уақытта бірнеше командалардың орындалуын қамтамасыз етеді.

Командалардың динамикалық орындалуы, яғни командалардың орындалу реті өзгереді ( командалардың алдын-ала орындалуы - спекулятивтік орындалу ), кеңейтілген регистрлік файлды қолдану (регистрлардің атын өзгерту), тармақталуды тиімді болжау.

Екілік тәуелсіз шина, екінші дәрежелі бүркеме-жадыға қатынауға арналған бөлек шинаны (процессордың тактілік жиілігімен орындалады) және сыртқы құрылғыларға және жадыға қатынауға арналған жүйелік шинаны (жүйелік платаның тактілік жиілігімен орындалады) қамтиды.

Р6 проце ссорлардың сипаттамалары келесідей:

32- разрядты ішкі құрылым;
36 разрядты адреске және 64 разрядты мәліметке арналған жүйелік шинаны қолдану;

3. командалар мен мәліметтерге арналған, әрқайсысының сыйымдылығы 16Кбайт болып келетін бөлек, ішкі, бірінші деңгейлі (L1) бүркеме-жады;

сыйымдылығы 2Мбайтқа дейінгі екінші деңгейлі командалар мен мәліметтердің жалпы бүркеме-жадысын қолдау;
командалардың конвейерлік орындалуы; жоғары дәлдікпен программалық тармақталудың бағытын болжау; жылжымалы нүктелі операциялардың жеделдетілген орындалуы; жадыға қатынау кезінде артықшылық бақылау (қорғалған режим) ; мультипроцессорлық жүйелердің жүзеге асыруын қолдау; өзіндік тестілеуді, жөндеуді және өнімділіктің мониторингісін қамтамасыз ететін ішкі құралдардың бар болуы.

Бұл сипаттамалар Р6 процессорларға әртүрлі программалық жасаулармен тиімді жұмыс істеуге мүмкіндік береді.

Процессорлардыњ ж±мысы.

P6 туындас процессорлар басќа 8086-микропроцессорлары-сияќты-екі-негізгі ж±мыс режимінде ж±мы істейді: ќорѓалѓан жєне наќты.

Процессорлардыњ м‰мкіндіктреі ќорѓалѓан режимде ж±мысістегенде толыќ іске асады. Осы кезде 2 ³² = 4Гбайт кµлемді жадыныњ физикалыќ адрестеу жєне 2 ⁴⁶ = 64Гбайт кµлемді виртуалды жадыѓа ќатынау ќамтамасыз етіледі. Ќорѓалѓан режимде жадыныњ сегменттелуінен басќа беттік ±йымдастыру ж‰зеге асырылады. Б±л режим кµп есепті операциялыќ ж‰йелерді ќолдау ‰шін енгізілген кµмекші командаларды ќолдануѓа м‰мкіндік береді. Сонымен ќатар ќолданушылыќ программалар арасында жєне операциялыќ ж‰йеніњ ж±мыстарыныњ бір-бірімен араласып кетуінен ќорѓайды.

Микропроцессор наќты режимде ж±мыс істеген кезде, оныњ м‰мкіндіктері азаяды: адрестелген жадыныњ кµлемі 1Мбайтќа дейін кішірейеді, ќорѓаудыњ негізгі механизмдері шыѓарылады, жадыныњ беттік ±йымдастырылуы мен ж‰йелердіњ кµп есептік ж±мысы іске асырылмайды. Б±л к‰й микропроцессорлыќ ж‰йені инициализациялаудан кейін ќорѓадѓан к‰йге µтетін аралыќ к‰й сияќты ќолданады немесе 8086, 80186 микропроцессорлар ‰шін жазылѓан программалардыњ жедел ж±мысы ‰шін ќолданылады. Олармен салыстырѓанда Р6 процессорларда наќты к‰де ж±мыс істеуші командалардыњ кењ тізімі бар жєне 32 разрядты операндтарды µњдеуді ќамтамасыз етеді.

8086 микропроцессор ‰шін жазылѓан программалар жедел ж±мыс істеу ‰шін жадыны ќорѓауды ќамтамасыз ету, беттік ±йымдастыру жєне кµпесептікпен бірге процессордыњ виртуалды 8086 к‰йде ж±мыс істелген кезде жеткізіледі. Б±л к‰й ќорѓалѓан к‰йдіњ бір т‰рі болып есептеледі.

Берілген тарауда Р6 процессорыныњ ќорѓалѓан к‰йде (сегменттілік, жадыныњ беттік ±йымдастырылуы, кµп есептілік) ж±мыс істеуі, наќты к‰йі жєне виртуалды 8086 к‰йі толыќ ќарастырылады.

80386, 80486, Pentium, P6 процессорлары ‰шін жазылѓан программалар жасалѓан кезде базалыќ жєне салыстырмалы адрестер 32 разрядтан т±рады. Виртуалды 8086 к‰йде ж±мыс істеу кезінде солѓа 4 разрядќа ыѓысќан селектор базалыќ адрес т‰рінде ќолданылады. Осылайша базалыќ адресте 20 разряд болады.

Кей кезде микропроцессорлыќ ж‰йеніњ ж±мысы кезінде жадыны сегменттеу талап етілмейді. Осы кезде барлыќ сегменттер регисторларын нµлдік базалыќ адресі бар жєне сегменттік µлшемдеріне 4Гбайт беретін дескрипторлардыњ селекторларымен ж‰ктеу керек. Нєтижесінде єрбір сегментте толыќ адрестік кењістікті ќолданады, яѓни сегментация басылады. Сонымен ќатар жадыныњ беттік ±йымдасуы іске асырылуы м‰мкін.

4- сурет Адрестеу.

2. Архитектуралық және командалық конвейерін ұйымдастыру

Р6 процессорлардың жалпы құрылымы 5 суретте көрсетілген. Гарвардтық ішкі құрылым командалар және мәліметтер ағындарының бөлінуі негізінде жасалған. Бұл командалар және мәліметтер ағындары жүйелік шинадан шығып, сыртқы интерфейс блогы арқылы процессордың кристаллында орналасқан бөлек командалар бүркеме-жадыға және мәліметтер бүркеме-жадыға келіп түседі (бірінші деңгейлі бүркеме-жады L1) .

Ішкі интерфейс блогы процессордың жүйелік шинамен және екінші деңгейлі бүркеме-жады шинасымен (L2) алмасуының хаттамасын іске асырады. Жүйелік шинаға енгізу-шығару контроллері, жады, жүйенің басқа активті құрылғылары қосылады. Ал екінші деңгейлі бүркеме-жады шинасы микропроцессормен бірге жалпы корпуста орналасқан бөлек микросхема түрінде жасалған. Жүйелік шинамен алмасу 64-разрядты екі бағытты мәліметтер шинасы, 41-разрядты мекен шинасы және басқару сигналдарын беруге арналған бірқатар тізбектер көмегімен жүзеге асады.

Бірінші деңгейлі сыйымдылықтары 16 Кбайттан тұратын командаларды және мәліметтерді орналастыруға арналған. Оларға қатынау жиілігі процессордың тактілік жиілігіне сәйкес (жүздеген МГц) . Осыған байланысты процессордың өнімділігі өте жоғары болады. Себебі сыртқы жадыға қатынау саны қысқарады. Ал сыртқы жадыға қатынау жиілігі жүйелік шинаның мүмкіндіктерімен анықталады (ондаған МГц) .

Р6 процессорларында екінші деңгейлі бүркеме-жады (L2) бар, оның сыйымдылығы 256 Кбайт, 512 Кбайт немесе 1Мбайт болуы мүмкін, ол бөлек кристаллда жасалынады да, процессормен бірге бөлек корпуста орналасады. Оның қолданылуы өнімділікті қосымша жоғарлатуға мүмкіндік береді.

Процессордағы декодерлеуді таңдау блогы командалар бүркеме-жадысынан 32 байт командалар кодын (ұзындығы 256 бит бүркеме жадының жолы) таңдайды да, содан кейін командалардың бөлінуін және декодерленуін орындайды. Таңдалған командалар орындауға бір микрооперацияны қажет ететін қарапайым командалар және бірнеше микрооперацияны қажет ететін күрделі командалар болып екіге бөлінеді.

Қарапайым командаларға, мысалы, қосу командасы, азайту командасы, салыстыру командасы, логикалық операциялар және операндтарды регистрлік адрестеуді қолданатын бірқатар командаларды жатқызуға болады. Осы командалардың декодерлеуін сәйкес микрокомандаларды қалыптастыратын DC1, DC2 декодерлері жүзеге асырады.

DC3 декодері орындау үшін төртке дейін микрооперацияларды қажет ететін күрделі командаларды орындайды. Сәйкес микрокомандалар осы декодердің шығысында қалыптасады. Сонымен декодерлеуді таңдау блогы микрокомандалардың алты ағынын қалыптастырады және олар программаның үш командасының параллельді орындалуын қамтамасыз етеді.

5 сурет. Р6 процессорлардың жалпы құрылымы

Егер командалар ағынында шартты өту командасы кездессе онда тармақталуды болжау блогы қосылады. Ол, өтудің шарты анықталғанға дейін келесі таңдалған команданың адресін қалыптастырады.

Өтудің адресін болжау тетігі (механизмі) төменде сипатталған.

Микрокомандалар ағыны қалыптасқаннан кейін декодерленген командалардың орындалуына қажетті регистрлер бөлінеді. Бұл процедураны регистрлерді үлестіру блогы (RAT - Register Alias Table) жүзеге асырады. Ол командада көрсетілген әр логикалық регитр үшін алмасу регистрлер блогына (RRF - Reterement Register File) кіретін 40 физикалық регистрлердің біреуін бөліп береді. Бұл процедура бірдей логикалық регистрлерді қолданатын командаларды бір уақытта немесе олардың тізімін өзгертіп орындауға мүмкіндік береді.

Декодерленген командалар ағынын тиімдірек орындау үшін, командалар тізімін өзгертуге мүмкіндік беретін блок (ROB - Re-Order Buffer) қолданылады. Бұл блок буфер түрінде құрылған, оған декодерленген командалардың орындалуын қамтамасыз ететін микрокомандалар келіп түседі. Буферде бір уақытта 40 микрокоманда бола алады, олар RRF регистрлер блогынан немесе жадыдан таңдалынатын операндтардың дайын болғанына қарай, орындаушы құрылғыларға жіберіледі. Командалар келіп түскен ретпен емес, сәйкес операндтардың және орындаушы құрылғылардың дайын болғанына қарай орындалады. Нәтижесінде кейінірек келіп түскен командалар алдындағы командалардан бұрын орындалуы мүмкін. Сонымен командалардың орындалу реті бұзылады, нәтижесінде параллельлі істеп жатқан орындаушы құрылғылар толығымен жүктеледі де, процессордың өнімділігі артады.

Микрокомандалар орындаушы құрылғыларға үлестіру блогы (RS - Reservation Station) арқылы келіп түседі. Бұл блок микрокоманданы сәйкес орындаушы құрылғыға, ол босаған сәтте жібереді. Үлестіру блогы бес шығыс порттан тұрады және ол үш команданың бір уақытта орындалуын қамтамасыз етеді.

IU1, IU2 (IU - Integer Unit) атқарушы блоктар бүтін сандық операндтарды өңдейді, FPU (Floating - Point Unit) блогы жылжымалы үтірлі сандармен орындалатын операцияларды орындайды, MMX блогы бір уақытта бірнеше упакованные* символдардың өңдеуін қамтамасыз етеді, SSE блогы жылжымалы үтірлі сандардың ағынымен орындалатын операцияларды орындайды.

Pentium P6-тің артықшылығы

Динамикалық орындау қолданылған - көптеген тармақтардың болжау әдістерінің комбинациясы, анализдеу, деректердің өтуі мен виртуальды орындалуы. Бұл жағдайда командалар алдында орындалған операция нәтижесінен тәуелсіз болады және олар кейін орындалғанда өзгертілген ретпен болуы мүмкін, бірақ кейіннен нәтижелер жадыға келгенде программалық кодтың кателері шығуы мүмкін.
Екі бірдей тәуелсіз құрсым қолдану архитектурасы енгізілген, ол суммарлық өтімділік мүмкіншілігін жоғарлатады. Бір құрсым - жүйелік, - ол ядроның негізг жадымен және интерфейстік құрылғымен қатынасу үшін жұмыс істейді, ал екінші құрсым - екілікбүркемемен алмасу үшін ғана арналған.
Және процессорлар корпустарында синхронды L2 бүркемесі интеграцияланған - оның көлемі 256-512 Кб, ол ішкі құрсымға қосылған.

Intel (Pentium III) шағынпроцессордың программалық моделі

Кез-келген орындалатын программа шағынпроцессордың белгілі ресурстар жиынына ие болады. Бұл ресурстар программаның командалары жадыда сақталыну үшін және орындалу үшін қажет. Осы ресурстардың жиынтығы шағынпроцессордың программалық моделін береді.

4. 1. Қолданылатын жалпы мақсатты регистрлер

Жалпы мақсатты регистрлер прграммаларда келесілерді сақтау үшін қолданылады:

- логикалық және арифметикалық операциялардың операндтарын;

- адрестің компоненттерін;

- жады ұяшықтарына нұсқағыштарды

Осы барлық регистрлердің ішінен esp регистрін жеке айтуға болады. Оны программа операндтарын сақтау үшін қолдануға болмайды. Себебі онда программаның стек төбесіне нұсқағыш сақталады. Осы топтың барлық регистрлері өзінің “кіші” бөліктеріне қатынауға мүмкіндік береді. өзіндік адрестеу үшін регитрлердің тек кіші 16- және 8-битті бөліктерін қолдануға болады. Бұл регистрлер арифметикалы-логикалық құрылғының (АЛҚ) ішінде орналасқандықтан, оларды АЛҚ регистрлері деп те атайды.

1. Аралық мәліметтерді сақтауға арналған- аккумулятор. Кейбір командаларда бұл регистрлерді міндетті қолдану керек.

2. Жадыда кейбір объектінің базалық адресін сақтауға арналған- базалық регистр.

Кейбір қайталанатын әрекеттерді орындайтын командаларда және сәйкес команданың жұмыс алгоритмінде жасырылған- санағыш регистрі.

Кейбір командаларда қолдану міндетті, кейбір командаларда бұл айқындалмаған түрде болады.

4. 2. Сегменттік регистрлер

Шағынпроцессордың программалық моделінде алты сегменттік регистрлер бар: cs, ss, ds, es, qs, fs. Шағынпроцессор сегменттер деп аталатын үш бөлік түріндегі программаның құрылымдық ұйымдастырылуын қолдайды. Сәйкесінше, жадының осындай ұйымдастырылуы сегменттік деп аталады. Сегменттік регистрлер уақыттың белегілі мезетінде, программа қатынас құра алатын сегменттерге нұсқау үшін арналған.

Код сегменті. Программаның командаларын қамтиды. Бұл сегментке қатынау үшін cs (code segment register) регистрі қызмет атқарады. Ол шағынпроцессор қатынай алатын, машиналық командалары бар сегменттің адресін қамтиды (яғни, бұл командалар шағынпроцессордың конвейеріне жүктеледі) .
Мәліметтер сегменті. Программа өңдейтін мәліметтерді қамтиды. Бұ сегментке қатынау үшін ds (data segment register) регистрі қызмет атқарады. Ол ағымдағы программа мәліметтерінің сегменттің адресін сақтайды.
Стек сегменті. Бұл сегмент стеку деп аталатын жады аймағы болып табылады. Шағынпроцессор стекпен жұмысты келесі принцип бойынша ұйымдастырады: осы аймаққа жазылған соңғы элемент бірінші болып таңдалады. Бұл сегментке қатынау үшін, стек сегментінің адресін қамтитын ss (stack segment register) регистрі қызмет атқарады.
Қосымша мәліметтер сегменті. Егер программаға бір мәліметтер сегменті жетпесе, онда ол үш қосымша мәліметтер сегментін қолдана алады. Бірақ олардың негізгі мәліметтер сегментінен айырмашылығы, қосымша мәліметтер сегменттерін пайдаланғанда олардың адрестерін айқын түрде, командадағы арнайы префикстер көмегімен көрсету керек.

Шағынпроцессор күйі туралы ақпаратты, сонымен қатар программа және конвейерге жүктелген командалар туралы ақпаратты қамтитын, бірнеше регистрлер шағынпроцессорға енгізілді. Бұл регистрлерге мыналар жатады:

Жалаушалар регитрі eflags/flags;
Командаға нұсқау регистрі eip/ip.

Бұл регистрлерді қолданып, командалардың орындалуы туралы ақпаратты алуға болады.

Eflags/flags регистрінің разрядтылығы - 32/16 бит. Берілген регистрдің бөлек биттер анықталған функционалдық тағайындалуға ие және олар жалаушалар деп аталады.

Қолдану ерекшкліктеріне қарай eflags/flags регистрінің жалаушаларын үш топқа бөлуге болады.

8 күй жалаушалары. Бұл жалаушалар машиналық командалар орынддалғанна кейін өзгере алады. Күй жалаушалары арифметикалық және логикалық операциялардың орындалу нәтижелердің ерекшеліктерін көрсетеді.
1 басқару жалаушасы df (Directory flag) деп белгіленеді. Ол eflags регистрінің оныншы битінде орналасқан және тізбекті командалармен қолданады. Df жалаушасының мәні элемент бойынша өңдеудің бағытын анықтайды.
5 жүйелік жалаушалары. Енгізу-шығаруды, қалқалынатын үзулерді, жөндеуді, есептер мен виртуалды режим арасындағы ауыстырып - қосуды басқарады.

Eip/ip (Instruction Pointer register) - командалар нұсқағышы. Бұл регистрдің разрядтылығы 32/16 бит және ол келесі орындалатын команданың cs сегменттік регистрдің құрамына байланысты ығысуды қамтиды.

TEST логикалық салыстыру

TEST логикалық командасы екі операнд арасында логикалық және амалын орындайды және нәтижеге байланысты SF, ZF және PF жалаушаларын орнатады. OF және CF жалаушалары аланып тасталынады, ал AF болса белгілі бір мәнді иемденеді. Сосын шартты өтулер камандалары көмегімен сараптауға болады. TEST командасы операндтарды өзгертпейді.

Бірінші операнд ретінде регистр (сегменттік регистрдан басқа) немесе жады жәшәгін көрсетуге болады, ал екінші операнд ретінде регистр (сегменттік регистрдан басқа), жады жәшәгін немесе тікелей мәнін, алайда екі операндты бір мнзгілде жады жәшігі деп баяндауға жол берілмейді. Операндтар байт немесе сөз және сандарды таңбамен немесе таңбасыз болуы мүмкін.

SF жалаушасы бірге орнайды егер команда орындалуы нәтижесінде таңбалық битті саншықса.

ZF жалаушасы жалаушасы бірге орнайды егер команда орындалуы нәтижесінде тек екілік нөлдерден тұратын сан шықса.

... жалғасы

Сіз бұл жұмысты біздің қосымшамыз арқылы толығымен тегін көре аласыз.