Логикалық блок
7
8
Аңдатпа
9
Дипломдық жобаның мақсаты цифрлық жүйелерді бағдарламалы
логикалық жиналым сұлбалар негізінде құруды мүмкіндіктерін зерттеу болып
табылады.
Бағдарламалы логикалық жиналым сұлбалардың қызмет мүмкіндіктерін
зерттеуде MAX PLUS ІІ бағдарламалық ортасы пайдаланылады. Жобаны
жүзеге асыру үшін ЕВ-136 оқу стенді арқылы зерттеу нәтижелері алынды.
Өміртіршілік қауіпсіздігі бөлімінде еңбек жағдайларына, жұмыс
орнына талдау жасалынды. Жұмыс орнында кондиционерлеу және өрт
қауіпсіздігі шаралары, эвакуация бойынша есептеулер жүргізілді.
Бизнес жоспар бөлімінде енгізілген ақпараттық жүйенің өзіндік
құнын есептеу жүргізілді.
Аннотация
Целью дипломного проекта является - исследование возможностей
создании цифровых систем на основе программируемых логических
интегральных схем.
Для исследовние возможностей создании цифровых систем на основе
программируемых логических интегральных схем использована среда
программрование MAX PLUS ІІ. Результат исследование был получен с
учебного стенда ЕВ-136.
В разделе Безопасность жизнедеятельности проведен анализ условий
труда, рабочего помещения. На основании полученных данных сделан расчет
системы кондиционирования,
план эвакуации,
так же расчет
пожаробезопасности в помещении.
В разделе Бизнес план произведен расчет себестоимости внедряемой
системы.
Annotation
The purpose of the graduation project is - creating a feasibility study of digi-
tal systems based on programmable logic integrated circuits.
Opportunities for investigation is the creation of digital systems based on
programmable logic integrated circuits used programming MAX PLUS II. Results
of the study was obtained from the training kit ЕВ- 136.
In the section Safety analysis of working conditions, working space . Based
on these data , calculations of air conditioning systems, evacuation plan, as well
calculation fire indoors.
In the section "Business Plan" calculated the cost of the implemented system.
10
Мазмұны
Кіріспе
1 Бағдарламалы құрылымды микросұлбалар
1.1 Бағдарламалы құрылымды құрылғылар
1.2 Вентилдік матрицалар
1.2.1 GA түрлері
1.3 Пайдаланушы бағдарлайтын вентилді матрицалар
1.3.1 FPGA құрамындағы логикалық блоктар
1.3.2 FPGA-ның енгізушығару блоктары
1.3.3 FPGA-ның арабайланыс жүйелері
1.4 Бағдарламалы күрделі логикалық сұлбалар
1.4.1 CPLD-ның іскерлік блоктары
1.4.2 CPLD-ның енгізушығару блоктары
1.4.3 CPLD-ның байланыс жүйелері
1.5 Қиыстырма архитектуралы БЛЖС
1.5.1 Логикалық блок
1.5.2 Енгізілген жады блоктары
2 Бағдарламалы құрылымды құрылғылар құру жолдарын зерттеу
2.1 EB-136 қондырғысының суреттемесі
2.1.1 Қондырғының аппараттық бөлігі
2.1.2 MAX+Plus II бағдарламасының редакторлары
2.2 Бағдарламалы құрылымдар негізіндегі матрицалы көбейткіш
2.2.1 Матрицалы көбейту
2.2.2 ТЖҚ(ПЗУ) негізіндегі көбейткіш сұлбасын құру
3 Бизнес жоспар
3.1 Бағдарламамен қамтамасыз етудегі еңбек сыйымдылығын есептеу
3.2 Бағдарламалық қамсыздандыру шығынының есебі.
3.3 Интелектуалды еңбек бағасы
4 Өмipтipшiлiк қауiпciздiгi
4.1 Кoмпьютepлiк кабинeттeгi жұмыc жағдайын талдау
4.2 Өpттiң пайда бoлу жағдайын ecкepiп эвакуациялық жoлдаpды eceптeу
4.3 Өpт қауiпciздiгi шаpалаpы
4.4 Кoмпьютepлiк клаcтың вeнтиляция жүйeciн eceптeу
Қорытынды
Әдебиеттер тізімі
Қосымша А
Қocымша Б
Қосымша В
11
12
15
15
16
17
19
19
23
24
24
25
27
28
28
29
31
32
32
32
35
38
38
41
44
46
47
51
52
52
54
57
58
62
63
65
85
87
Кіріспе
Цифрлық техниканың алуан түрлі құралдары (ЭЕМ, өлшеулер жүргізуге
және
технологиялық
процестерді
автоматтандыруға арналған
микропроцессорлық жүйелердің және т.б.) барлығы да біркелкі элементтер
базасында құрылады. Цифрлық құрылғылардың (ЦУ) элементтік базасын
жиналымды сұлбалар (ЖС) құрады. ЖС күрделілігінің сипаттамасы ретінде
кристалда орналастырылған базалық элементтер санымен бағаланатын,
жиналым деңгейі алынады.
Жиналым деңгейлерінің айырмашылығына қарай ЖС бірнеше
категорияға бөлінеді: КЖС, ОЖС, ҮЖС, АҮЖС (кішігірім, орташа, үлкен
және аса үлкен ЖС).
КЖС қарапайым логикалық түрлендірімдерді жүзеге асырады және олар
өздерінің әмбебаптылығымен сипатталады - олар арқылы кез келген ЦҚ
құруға болады. ОЖС түрінде шамалыразрядты регистрлер, санауыштар, де-
шифраторлар, қосуыштар және т.б. сияқты, іскерлігі жағынан толықтай
бітірілген құрылғылар шығарылады. Іскерлігі жағынан жеке мақсаттарға
арналғандығынан, олардың әмбебаптылығы төменірек болады, сондықтан
олардың көптеген түрі шығарылады.
Күрделі құрылымы мыңдаған, тіпті миллиондаған
логикалық
элементтер арқылы жүзеге асырылған ҮЖС мен АҮЖС шығарылуымен,
әмбебаптылық төмендеу проблемасы одан әрі қайшылана түсті
- оларды
жобалауға кететін аса үлкен шығын олардың тар бағытта
мамандандырылуымен қиылыспас еді.
Бұл қайшылықтың шешілімі
микросұлбаның мамандандырылуын
бағдарлау сферасына ауыстыру арқылы, яғни микропроцессорлар мен
бағдарламалы құрылымды ҮЖСАҮЖС пайдаланылуы арқылы табылды.
Микропроцессор, оның командалар жүйесіне кіретін, командалар
тізбесін (бағдарламаны) орындайды. Бағдарламаны ауыстыру арқылы, әртүрлі
есептерді бір ғана микропроцессорда шешуге болады. Өзгеше айтқанда, бұл
жағдайда аппараттық құралдың құрылымы шешілетін есептің сипатымен
байланысты емес, яғни ол өзгермеген түрінде қалады да, микропроцессормен
орындалатын әрекеттердің тәртібі ғана өзгереді. Бұл жеке микропроцессордың
құнын олардың шығарылым көлемін ұлғайту арқылы кемітуге мүмкіндік
береді.
Бағдарламалы құрылымды ҮЖСАҮЖС,
арабайланыстарын
пайдаланушының (системотехник) өзі қалыптастыратын (бағдарлайтын)
көптеген логикалық блоктары орналастырылған,
кристалл
түрінде
шығарылады. Бұл кристалдарды, жеке пайдаланушыларға алақтамай, көптеп
шығаруға мүмкіндік береді. ЖС құрылымын системотехниктің өзі шешілуші
есептің сипатына сәйкесті бағдарлайды.
Кристалдың
блоктары мен
элементтері арасындағы байланыстарды жүзеге асырудың, яғни оның
құрылымын бағдарлаудың қазіргі заманда сан-алуан тәсілдері бар.
12
Микропроцессорлар информация өңделуін, командаларға сәйкесті,
көптеген жеке әрекеттерді тізбелеп орындау арқылы жүргізеді. Есептің
күрделілігі оның орындаушы аппараттық құралдарына емес, бағдарламаға
ғана әсер етеді. Микропроцессор әрекеттерінің тізбелі сипаты қажетті
тезәрекеттілікті қамтамасыз етпеуі мүмкін.
Бағдарламалы құрылымды ҮЖСАҮЖС информация өңделуін, бұл
процесті тізбелі орындалатын қарапайым әрекеттерге бөлмей-ақ жүргізуге
мүмкіндік береді. Пайдаланушы, шешілетін есептің мазмұнына қарай, ондағы
түрлендірімдердің құрылғының көптеген бөліктерінде қатар жүргізілетіндей
етіп бағдарлай алады. Бағдарланған құрылғының күрделілігі есеп
күрделілігіне байланысты болады.
Сонымен, бағдарламалы құрылымды ҮЖСАҮЖС, күрделілігі
микросұлбаның жиналым деңгейімен, яғни олардың құрылым мүмкіндігімен
шектелетін, есептерді тез шешуге, ал микропроцессорлық құралдар - кез
келген күрделілікті есепті шешуге мүмкіндік береді, бірақ соңғысы кемірек
тезәрекеттілікпен орындалады.
Информацияны цифрлық өңдеу жүйелерінің құрамына жалпы жағдайда
процессор, жады, перифериялық құрылғылар және интерфейстік сұлбалар
кіреді. Процессор, қажетті есепті өзіне тән командалар жүйесіндегі нақтылы
командаларды тізбелі түрде орындайтын стандартты құрылғы.
Жады да, қызметі қандай жүйе болса да бірдей болып қалатын,
стандартты микросұлбалармен жүзеге асырылады.
Стандартты ҮЖСАҮЖС, оның жобалануына кететін шығынның көптеп
шығарылатын микросұлбаларға бөлінетіндігінен, олар жиналым деңгейі
жағынан алғы қатарда.
Стандартты бөліктерімен қатар жүйеде, нақтылы құрылғының түріне
байланысты, жүйенің стандартты емес бөліктері де болады. Оларға жүйе
блоктарын басқару құрылғылары, олардың өзара әрекеттесуін қамтамасыз ету
құрылғылары және т.б. жатады. Жүйенің бұндай стандартты емес бөліктері
бұрын жиналым деңгейі кішігірім және орташа келетін микросұлбалармен
жүзеге асырылғанды. КЖС мен ОЖС қолданылуы құру жұмысын
күрделендіреді, жүйенің сенімділігі мен тезәрекеттілігін кемітеді. Бірақ
бұндай жұмыстарға арнайы ЖС-ларға сұраныс беру көптеген қаражат қажет
қылатын аса қиын жұмыс.
Бұл қайшылық бағдарламалы және қайта бағдарламалы құрылымды
ҮЖСАҮЖС қолданылуы арқылы өз шешімін тапты.
Осы айтылғандарға байланысты, менің бакалавриаттық шығарым
жұмысым ретінде, БЛЖС командалар жүйесінің құрамындағы командалардың
орындалу ерекшеліктерін анықтап, оларды сол ерекшеліктеріне байланысты
ұтымды пайдалану арқылы бірнеше түрлі қызмет атқаратын, БЛЖС жүйелер
құрып, олардың жұмыс бағдарламаларын құру және олардың негізінде оқу
процесіне қолдануға жарамды сәйкесті ұсыныcтар беру тапсырылды.
Шығарым жұмысыма қойылған тапсырманы орындау мынадай жеке
мәселелерді шешу арқылы орындалды:
13
Бағдарламалы логикалық жиналым сұлбаларының
жалпылама
құрылымымен және олардың ішкі құрама бөліктемелерінің, яғни
сәйкесті қызмет буындарының құрылым принциптерімен танысу;
EB-136 қондырғысының сәйкесті өндірісте шығарылатын, құрылым
мен жұмыс мүмкіндіктері жағынан ерекше түрлерімен танысып,
олардың ішінде сәйкесті пәнді оқыту барысындағы зертханалық
сабақтарға пайдалануға ыңғайлы түрін таңдау;
EB-136 қондырғысының құрама буындарының жұмыс мүмкіндіктері
мен оның командаларының орындалу ерекшеліктеріне негізделген
құрылымдар құрып, олардың сәйкесті жұмыс бағарламаларын
дайындау және оларды зерттеу.
Бакалавриаттық шығарым жұмысыма қойылған тапсырманың және
оған байланысты туынды мәселелердің шешілу барысы жұмыс жазбасында
келесі тәртіппен баяндалды:
Бірінші бөлімде БЛЖС-тың жалпылама құрылымы қарастырылып,
екінші бөлімде EB-136 қондырғысының негізінде техникалық қолданымға
арналған бірнеше құрылымның жұмыс бағыты баяндалып, сәйкесті жұмыс
бағдарламаларының жалпылама түсініктемесі келтірілді.
Үшінші тарауда істелген жұмысыма байланысты экономикалық есептеу
нәтижелері келтіріліп, төртінші тарауда техникалық қауіпсіздік мәселелері
талқыланды.
14
1 Бағдарламалы құрылымды микросұлбалар
1.1 Бағдарламалы құрылымды құрылғылар
Бағдарламалы құрылымды ЖС-лардың (БҚЖС) қолданылым аймағы аса
кең, олар арқылы жүйенің жеке блоктарын ғана емес, құрамына жадысы мен
процессоры енгізілген бүкіл жүйе де құруға болады. Оларды көбіне аз
мөлшермен шығарылатын бұйымдарды тез және тиімді тәсілмен құруға
пайдаланылады. Айта кететін тағы бір маңызды қолданылым бағыты, ол
жүйенің ақырғы жүзеге асырылуы қандай құралдар арқылы болса да, оның
бастапқы түрін бағдарламалы құрылымды микросұлбалар арқылы құру аса
ыңғайлы болады.
БҚЖС бағдарланымдылығы өткізгіштігін пайдаланушының өзі өте кіші
мәнге немесе өте жоғары мәнге (яғни, кілттің ажыратылған немесе қосылған
жағдайына сәйкесті) қоя алатын, қосполюстіктер түріндегі көптеген кілттер
болуымен қамтамасыз етіледі. Кристалда қалыптастырылатын сұлбаның
конфигурациясы кілттердің жағдайын қою арқылы беріледі. Қазіргі заманғы
БҚЖС-ларда бағдарланушы кілттердің келесі түрлері қолданылады:
antifuse түріндегі жалғамдар;
қос жаппалы ЛИЗМОП транзисторлары;
конфигурация жадысының триггерлерімен басқарылатын кілттік
транзисторлар.
Аntifuse түріндегі жалғамдды БҚЖС-ны бағдарлау бір рет қана
жүргізіледі. Жалғамдар қабаттары "оксид-нитрид-оксид" түрінде кезектескен
үшқабатты диэлектрикпен құрылады. Қабаттарының кезектесіміне сәйкесті
бұндай жалғамдар ONO (Oxid-Nitrid-Oxid) түрлі жалғамдар деп аталады.
Бағдарлау, жалғамды тесіп, электродтар арасында поликремнийлік
өткізу арнасын құратын, кернеу импульсімен жүргізіледі.
Қалқыма жаппалы ЛИЗМОП транзисторлы элементтер БҚЖС-ларда
бағдарламалы жады сұлбаларындағы сияқты пайдаланылады. УК сәулемен
өшірілетін элементтерден ешқандай өшірілу мүмкіндігі жоқ EPROM-OTP
(OTP, One Time Programmable) варианты бөлініп шықты
Конфигурация жадысының триггерлерімен басқарылатын
транзисторлық кілт 1.1-суретте көрсетілген. Жаппасы триггерге қосылған
кілттік транзистор Т2 триггердің жағдайына байланысты ab аралығын
тұйықтайды немесе ажыратады.
БҚЖС-ны бағдарлау
жады
конфигурациясына сәйкесті деректерді енгізу арқылы жүргізіледі. Бұл кезде
таңдалым жолындағы (FL, Fetch Line) жоғарғы потенциал Т1 транзисторын
қосып, жазу-оқу жолындағы (WRL, WriteRead Line) сигнал триггерді сәйкесті
жағдайға қояды. Жұмыс режимінде транзистор Т1 жабық болады да, триггер
өзгермес жағдайын сақтайды.
15
1.1 Сурет
Кілттік Т2 транзисторын (pass-transistor) бағдарланымды байланыс
нүктесі (PIP, Programmable Interconnection Point) деп атауға болады. Конфигу-
рациясы триггерлі жадымен берілген БҚЖС-ны қайта бағдарлау жұмыс
режимінде кодтар тізбесін триггерлер тізбесіне жазу арқылы жүргізіледі.
БҚЖС-ның жалпы қасиеттері туралы айта отырып, құрылымының
реттілігіне байланысты олардың аса жоғары деңгейлі жиналыммен жүзеге
асырылатындығын айта кету керек. GA құрылымдарынан ерекше, БҚЖС
құрылымдарында логикалық элементтермен қатар триггерлер мен т.б. және
олардың арабайланыстары да жүзеге асырылған. БҚЖС тұтынушысы ақырғы
операцияларды жүргізу үшін оларды жасаушыға байланыспай-ақ,
бағдарлауды өзі жүргізеді. Сондықтан бұндай микросұлбаларды стандартты
өнімге теңеуге негіз бар, ал бұл белгілі артықшылықтарға - өндірісте
шығарылу санының кеңейтілуіне және құнының кемуіне әкеледі.
PLA, PAL және GA микросұлбаларының құрылым негізін қалаған
идеялар мен олардың бағдарлану принциптері бағдарламалы және қайта
бағдарламалы құрылымды логикалық сұлбалардың негізгі даму бағыттарын
анықтады. GA бағытының жалғасы - FPGA (Field Programmable Gate Arrays),
ал PAL бағытының жалғасы CPLD (Complex Programmable Logic Devices) ЖС
болды. Бұл екі құрылымның артықшылық жақтарын біріктіру FLEX (Flexible
Logic Element MatriX) аталымды аралас архитектураның құрылуына әкелді.
Жиналым деңгейінің көтерілуі кристалда, күрделілігі жағынан түгел жүйеге
сәйкес келетін, SOC (Systems On Chip) деп аталатын, сұлбаларды
орналастыруға мүмкіндік берді.
1.2 Вентилдік матрицалар
Вентилдік матрицалардың
(GA, Gate Array)
бастапқы үлгілері
жоғарыөнімді ЭЕМ-ларының стандартты емес сұлбаларын кіші және орта
деңгейлі жиналымды микросұлбаларсыз жүзеге асыруға құрал ретінде
шығарылғанды.
GA-ның бірінші ұрпағының
негізі
-
кристалда реттелімді
орналастырылған базалық ұяшықтардың (БҰ) жинағы, олардың араларында
байланыстар (арналар) құруға бос аймақтар қалдырылған. GA-ның ішкі
аймағындағы базалық ұяшықтардың құрамында бір-біріне жалғанбаған
элементтердің (транзисторлардың, резисторлардың және т.б.) топтары, ал
кристалдың перифериялық аймақтарында, сұлбалық компоненттері GA-ның
16
сыртқы әлеммен байланысын жүзеге асыруға бағытталған, енгізу-шығару
ұяшықтары орналастырылған. Сонымен, GA-ны сәйкесті байланыстарды
жүзеге асыру арқылы қажетті сұлбаға айналдырылатын бастапқы дайындалым
ретінде қарастыруға болады.
GA түрлерін суреттеместен бұрын негізгі түсініктер мен анықтамаларға
тоқтай кетелік.
Базалық ұяшық (БҰ) кристалдың нақтылы аймағында реттелімді
қайталанатын
сұлбалық
элементтердің жинағы екендігі алдында
анықталғанды. GA-ның ішкі аймағындағы базалық ұяшықтар матрицалық -
базалық ұяшықтар
(МБҰ),
перифериялық аймақтың ұяшықтары
перифериялық базалық ұяшықтар (ПБҰ) деп аталады. GA ұяшықтарын
ұйымдастыруға екі тәсіл қолданылады:
МБҰ элементтерінен бір логикалық элемент қалыптастыруға
болады, ал одан күрделірек қызметтерді жүзеге асыру үшін бірнеше ұяшық
пайдаланылады;
МБҰ элементтерінен кез келген қызмет түйінін қалыптастыруға
болады, ұяшық элементтерінің құрамы ең күрделі түйіннің сұлбасымен
анықталады.
Қызмет ұяшығы (ҚҰ) - бір немесе бірнеше БҰ элементтерін жалғау
арқылы жүзеге асырылатын сұлба.
Қызмет ұяшықтарының қоры - GA негізінде жобалау кезінде
пайдаланылатын ҚҰ-лар жинамы. Құрамына көптеген (жүздеген) қызмет
элементтері, түйіндер және олардың жеке бөліктері кіретін, бұл қор GA-ның
жасалуы кезінде құрылады және олар ақырғы құрылғыны құрушыға бір
немесе бірнеше БҰ арқылы жүзеге асырылуға мүмкіндік беретін дайын
шешімдер ұсынады. Сұлбақұралыстық мәселелер қор құрылуы кезінде
шешілгендіктен, пайдаланушы қормен жұмыс істеу арқылы жобалауды
қызметтік-логикалық деңгейде жүргізеді.
Эквивалентті вентиль (ЭВ) - логикалық функцияны (әдетте екікірісті
ЖӘНЕ-ЕМЕС немесе НЕМЕСЕ-ЕМЕС элементін) жүзеге асыруға мүмкіндік
беретін, GA элементтерінің тобымен сипатталатын,
бағалауға арналған түсінік.
GA күрделілігін
Жол жүргізу
(трассировка)
арналары
-
GA
кристалындағы
арабайланыстар орналастыруға арналған кеңістіктер.
1.2.1 GA түрлері
Бастапқы, және классикалық ретінде қарастырылатын, арналы GA-ның
ішкі (орталық) аймағында базалық ұяшықтар мен жол жүргізу арналары
орналастырылған. Оларда байланыс құру мүмкіншілігі
жоғары, бірақ
элементтердің орналастырылым тығыздығы
(арабайланыстарға едәуір
кеңістіктің бөлінетіндігінен) кемдеу болады.
Арналы архитектура, үлкен энергия шашырамын қажет қылатын, бипо-
лярлы GA-ларға тән.
17
Арабайланыстар орналастыруға бөлінген аймағы кемітілген, жоғары
жиналымды GA құру жолын іздеу арнасыз GA архитектурасына әкелді.
Бұндай GA-ның ішкі аймағында тығыз орналастырылған базалық ұяшықтар
болады, бірақ арабайланыстар жүргізуге арналған арналар болмайды. Бұл
кристалдың БҰ орналасқан кез келген аймағын логикалық сұлба құруға да,
арабайланыстар құруға да пайдалануға болады. Арнасыз GA, элементтердің
орналастырылуы тығыз және энергия шашырамы аз болатын, КМТШ-
сұлбақұралысына тән.
GA кристалының перифериялық аймағында, сұлбалық компоненттері
енгізу-шығару жұмыстарын жүзеге асыруға бағытталған, арнайы ПБ-лар
орналасқан.
Өңделуші сигналдар түрі (цифрлық, аналогты) базалық ұяшықтардың
сұлбалық элементтерінің құрамына әсер етеді. Бұған бұған байланысты GA
цифрлық, аналогты және цифрлы-аналогты болып бөлінеді. Аналогты және
цифрлы-аналогты GA құрамында операциялық күшейткіштер, аналогты
кілттер мен компараторлар және т.б. құруға мүмкіндік береді.
Пайдаланылатын сұлбақұалысына
байланысты жіктеме GA-лардың
негізгі варианттарын ғана сипаттайды.
Максималды тезәрекеттілік
варианттары ЭБЛ түріндегі сұлбалармен жүзеге асырылады. КМТШ
сұлбақұалысы,
алдында айтылғандай, элементтердің орналастырылу
тығыздығын көтерілген және энергия шашырамы азайтылған микросұлбалар
құруға ыңғайлы. ТТЛШ сұлбақұалысының негізінде тезәрекеттілігі орташа
келетін GA жасалады.
1.2-суретте екіқатарлы логикалық элементтер жүзеге асыруға арналған
ЭБЛ түрлі GA-ның БҰ-ның құрамы көрсетілген. Ондағы R0 резисторларын
параллель немесе тізбелеп қосу арқылы тезәрекеттілігі мен тұтынатын қуаты
әртүрлі сұлбалар құруға болады.
1.2 Сурет
1.3-суретте КМОП түрлі GA-ның БҰ-ның бір варианты келтірілген.
Оның сұлбалық элементтері ретінде с р- және n-арналы транзисторлар ғана
18
пайдаланылады. Суретте 4 транзисторлы ұяшық сұлбасы көрсетілген. Транзи-
сторларды тізбе немесе параллель жалғау арқылы ЖӘНЕ-ЕМЕС және
НЕМЕСЕ-ЕМЕС логикалық элементтерінің сұлбаларын жүзеге асыруға
болады.
Ұяшықтарды күрделендіру қарапайым ұяшықтарды біріктіру арқылы
жүргізіледі.
1.3 Сурет
1.3 Пайдаланушы бағдарлайтын вентилді матрицалар
Пайдаланушы бағдарлайтын вентилді матрицалар
(FPGA, Field
Programmable Gate Arrays) топологиясы жағынан арналы GA құрылымдарына
ұқсас келеді. Олардың ішкі аймағында, араларында жол жүргізу арналары
ескерілген, көптеген бірдей құрылымды, конфигурацияланатын логикалық
блоктардың (LB, Configurable Logic Block) реттелген жинамы, ал кристалл
перифериясында
енгізушығару блоктары (IOB, InputOutput Blocks)
орналасқан.
FPGA қасиеттері мен мүмкіндіктері алдымен олардың құрамындағы LB
сипатына және арабайланыс жүйесіне байланысты.
1.3.1 FPGA құрамындағы логикалық блоктар
FPGA құрамындағы LB ретінде келесі құрылымдар пайдаланылады:
транзистор жұптары;
қарапайым логикалық ЖӘНЕ-ЕМЕС, НЕМЕСЕ-ЕМЕС вентилдері
(SLC, Simple Logic Cells);
мультиплексорлар негізіндегі логикалық модулер;
PROM негізіндегі логикалық модулер (LUT, Look-Up Tables).
LB-ның маңызды сипаттамаларына оның "түйіршіктілігі" (Granularity)
мен
"іскерлігі" (Functionality)
жатады.
Біріншісі
қажетті сұлбалар
"жиналатын" бөліктемелердің "уақтылығы" қандай болатындығымен, ал
екіншісі LB-ның логикалық мүмкіндігінің қаншама үлкен болатындығымен
байланысты.
19
LB-ның уақтүйіршіктілігі шығарылатын функцияларды әртүрлі тәсілмен
жүзеге асыруға кең мүмкіндік береді, бірақ кристалда бағдарламалы байланыс
нүктелерінің көп болатындығынан, ол FPGA-ның арабайланыс жүйесін
күрделендіреді.
Ірітүйіршікті LB-ларда күрделірек функциялар жүзеге асырылады,
сондықтан арабайланыс бағдарлануын жеңілдетеді. Триггерлі жадымен
реконфигурациялатын FPGA-да, әдетте, ірітүйіршікті блоктар қолданылады.
р- және n-арналы транзисторлар тізбесі түрінде құрылған, ал олардың
арасына жол жүргізу арналары орналастырылған, ең уақтүйіршікті LB
Crosspoint Solutions фирмасының микросұлбаларында пайдаланылады (1.4-
суретті қара).
Өткізгіштігі
әртүрлі транзистор
жұптарынан
КМТШ -
сұлбаларындағы жиналым тәсілдері дәстүрлі,
жиналады.
1.4 Сурет
логикалық
элементтер
1.5,
а-суретте
F = x1x2Vx3x4
функциясын жүзеге асырушы
арабайланыстар көрсетілген. Үзбе сызықты төртбұрыштардағы транзисторлар
жұбының жаппаларына берілген тұрақты кернеулер оларды жабық жағдайда
ұстайды, сондықтан олар транзисторлар тізбесін бір-бірінен оқшауланған
бөліктерге бөледі. ЖӘНЕ-ЕМЕС түрінде жиналған (1.5, б-суретті қара) үш
сұлбаның суретте көрсетілген өзара жалғануы (1.5, в-суретті қара) қажетті
нәтижеге әкеледі.
20
1.5 Сурет
Түйшіктері ірілеу келетін LB Actel фирмасының ACT микросұлба-
ларында пайдаланылады. 1.6, а-суретте АСТ1 микросұлбасындағы, үш "2 - 1"
мультиплексорынан және НЕМЕСЕ элементінен тұратын LB көрсетілген. Бұл
блоктың іскерлік сипаттамасы келесі түрде болады:
F (S0VS1 )(SAS0VS AS1 )V(S0VS1 )(SBB0VS BB1 ) .
1.6 Сурет
Бұдан да ірірек LB Spartan фирмасының ХС4000Е микросұлбаларында
пайдаланылады (1.7-суретті қара). Оның негізін үш кестелі логикалық
түрлендіргіш (G, F және Н), бірнеше бағдарламамалы мультиплексор мен екі
триггер қалайды.
21
1.7 Сурет
Кестелі түрлендіргіштер (LUT-блоктар) PROM түрінде құрылған, логи-
калық функцияның аргументтері оған адрес ретінде пайдаланылады. Логии-
калық G және F түрлендіргіштері (ұйымдастырылымы 16х1, бағдарламалы
жады блоктары) 4-аргументті функцияларды шығарады да, олардың шығыс
сигналдарын Y және X шығыстарына 4 және 6 мультиплексорларының сәй-
кесті бағдарлануымен тікелей жіберуге болады немесе оларды өзгеше пайда-
лануға болады. 1 және 2 мультиплексорларын төменгі кірістерінен жіберуге
бағдарлау арқылы, G және F түрлендіргіштерінің шығыстарын Н
түрлендіргішінің кірістеріне беріп, "функциядан функция" өндіру арқылы
аргументтер саны төрттен көбірек болатын нәтижелік функция алуға болады.
1 және 2 мультиплексорларын өзгеше бағдарлау арқылы Н түрлендіргішін
жеке функция генераторы ретінде пайдалануға болады.
Блок кірістеріне тұрақтылар мен кіріс айнымалыларының берілім
бағытын өзгерте отырып, көптеген ауыстырым функцияларын жүзеге асыруға
болады. Мысалы, блок кірістеріне тұрақтылар мен айнымалыларды 1.6, б-
суреттегідей берсек, F abVc функциясын аламыз.
LB-ның ішкі сұлбаларын басқаруға жіберілетін HI, DIN, SR, ЕС
сигналдары мультиплексорлар тобы арқылы сыртқы басқару желісіндегі
С1...С4 сигналдарынан қалыптастырылады. 3...6 мультиплексорлары қажетті
басқару деректерін 1 және 2 триггерлеріне бағыттайды.
Триггерлерді тактілеу сигналының активті фронтын 7 және 8 мульти-
плексорларымен өзгертуге және тактілеуге рұқсат беруші ЕС сигналын 9 жә-
не 10 мультиплексорларымен бағдарлауға болады. Триггерлердің асинхронды
22
қойылым және тазартылымкірістері триггеров (SD - Set Direct и RD - Reset
Direct) SR коммутаторы арқылы С1...С4 сигналдарынан анықталады.
1.3.2 FPGA-ның енгізушығару блоктары
1.8-суретте көрсетілген, ХС4000Е микросұлбасының құрамындағы енгі-
зушығару блогы (InputOutput Block) оның сыртқы шықпалары мен ішкі логи-
калық сұлбаларының арасындағы интерфейсті қамтамасыз етеді. Микросұлба-
ның әрбір шықпасын кіріс, шығыс немесе қосбағытты шықпа ретінде құруға
болады.
Блоктың сигналдарды енгізуге және шығаруға арналған екі жіберім
трактісі болады. Әрбір трактіде сигналдарды, 7
және 4
мультиплексорларының бағдарлануымен, тікелей немесе триггерде бекіту
арқылы жіберуге болады. Шығарылатын сигналдың тура немесе теріс
жіберілуі 2 мультиплексорымен қойылады.
Енгізілетін немесе шығарылатын сигнал қосылмаған шықпаларға (яғни,
1 буферінің үшінші жағдайға ауыстырылғанында) нақтылы потенциалдар
беру Pull-UpPull-Down сұлбасымен жүргізіледі, ол ажыратылған шықпаның
потенциалын жоғарғы деңгейге көтереді немесе оны нөл нүктесіне қосады.
Бұл варианттардың арасындағы таңдалым UD (UpDown) сұлбасындағы
конфигурация жадысының элементтерімен бағдарланады. Фронт тіктілігін
өзгерту (Slew Rate) SLR сұлбасындағы сәйкесті жады элементін бағдарлаумен
іске асырылады.
1.8 Сурет
Триггерлердің кірістік және шығыстық синхросигналдарының (CLKI
және CLKO) бағытын да сәйкесті мультиплексорлармен бағдарлауға болады.
Триггерлерді деңгеймен немесе фронтпен тактіленетін етіп құруға болады.
Сигналдың 2 триггерге жіберілетін жолына кідіріс элементтерін орналастыру
(сигналдың 8 мультиплексорының төменгі кірісі арқылы жіберілгенінде)
сигналдар арасындағы қажетті уақыт қатынасын қамтамасыз етеді.
23
1.3.3 FPGA-ның арабайланыс жүйелері
FPGA-дағы байланыс жолдары әдетте сегменттерге (кілттер болмайтын
бөліктерге) бөлініп құрылады да, қажетті байланыс осы сегменттерді өзара
бағдарламалы байланыс элементтерімен (кілттермен) жалғау арқылы жүзеге
асырылады. Арабайланыс жүйесі иерархиялық сипатпен құрылады, онда
сегменттердің бірнеше түрі (негізгі байланыстар, екі есе ұзындықты жолдар,
жуық блоктардың арасындағы тура жолдар, кристалдың ана шетінен мына
шетіне созылған ұзын жолдар) болады.
Actel фирмасының FPGA-ларының логикалық блоктары горизонталь
қатармен орналастырылып, олардың арасында жол жүргізу арналары
қалдырылған. Арналарда ұзындығы әртүрлі
горизонталь
сегменттер
орналасқан. LB мен жол арналары арқылы вертикаль сегменттер өтеді. Әрбір
LB кірісі мен шығысы жуық жердегі жеке вертикаль сегменттерге қосылған.
Сегменттердің әрбір қиылысында оларды өзара жалғауға мүмкіндік
беруші бағдарламалы жалғамдар ескерілген. Бұндай байланыс жүйесі LB-
ларды өзара әртүрлі варианттармен қосуға мүмкіндік береді.
1.4 Бағдарламалы күрделі логикалық сұлбалар
Бағдарламалы күрделі логикалық сұлбалар
(CPLD, Complex
Programmable Logic Devices) архитектурасы жағынан PLD (PAL, GAL) құры-
лымдарынан шыққан. Оның құрамында (1.9-суретті қара), саны микросұл-
баның жиналым деңгейіне байланысты, көптеген іскерлік блоктар (FB,
Functional Blocks), бағдарламалы байланыс матрицасы (PIA, Programmable
Inerconnect Array) және кристалдың перифериясына орналастырылған енгі-
зушығару блоктары (IOBs, InputOutput Blocks) болады. Әрбір іскерлік блокта
бірнеше макроұяшық (MC, Macrocells) болады. PIA іскерлік блоктардың өзара
жалғанымындылығын, яғни оларға кіріс сигналдарының түсуімен қатар,
шығыс сигналдарының PIA-ға да (кері байланыс ұйымдастыру үшін), в IOBs-
қа да (құрылғыдан шығаруға) жіберілуін толықтай қамтамасыз етеді.
Енгізушығару блоктары, бағдарлануына байланысты кіріс немесе
шығыс ретінде пайдаланылатын, сыртқы қосбағытты шықпалармен (IО,
InputOutput)
байланысқан.
Кейбір шықпалар іскерлік блоктардың
матрицасына жалпы тактілеу
(GCK, Global Clocks),
жалпы
қойылымтазартылым (GSR, Global SetReset) және шығыс буферлерінің
үшінші жағдайын жалпы басқару (GTS, Global 3-state Control) сигналдарын
қоюға арналған.
CPLD құрамында суретте көрсетілген блоктардан басқа бағдарлау
операцияларын тікелей жүйеде басқаруға арналған контроллерлер (ISP, In
System Programmability), JTAG интерфейсімен жұмыс істеу контроллерлері
және т.б. болуы мүмкін.
24
1.9 Сурет
1.4.1 CPLD-ның іскерлік блоктары
Классикалық
PLD
құрылымындағы
сияқты,
CPLD-ның іскерлік
блоктарында, кірістеріне түскен айнымалылардан конъюнктивті термдер
тудыратын, көпкірісті (wide) бағдарламалы ЖӘНЕ элементтерінің матрицасы
(МAND), өндірілген термдер арасында таралатын, НЕМЕСЕ элементтерінің
тобы және құрылымның іскерлік мүмкіндіктерін байытушы (алдында
қарастырылғандай) қосымша элементтер болады.
CPLD құрылымындағы НЕМЕСЕ элементтерінің матрицасы PAL
құрылымындағыдай, бекітілген болса да, бұнда өндірілетін функциядағы
термдер санын құбылту мүмкіндіктері ұлғайтылған, мысалы, функция
өндіріліміне қажетті темдерді басқа арнадан алу немесе оған беру
мүмкіндіктері ескерілген.
Термдердің FB арналарының арасындағы таралымы, термдер тарату
матрицасының құрамына кіретін (TAM, Terms Allocation Matrix), тізбекті
және параллель түрлі логикалық кеңейткіштер арқылы жүзеге асырылады.
Тізбекті логикалық кеңейткіштер осы арнадағы термнің теріс мәнін қайтадан
МAND матрицасының кірістерінің біреуіне беру арқылы құрылады да, бұл
термді енді арналардың барлығында да пайдалануға болады. Параллель
кеңейткіш бір арнаның термдерін екіншісіне жіберуге мүмкіндік береді.
Термдер TAM-нан әрі негізін бағдарламалы мультиплексорлар мен
триггер (немесе триггерлер) қалайтын, макроұяшықтарға (MC, Macrocell)
түседі де, оларда іскерлік блоктардың шығыс сигналдарының әртүрлі
25
варианттағы топтарын (тура немесе теріс сигналдар, қиыстырма шығыс
немесе регистрлік шығыс және т.б.) қалыптастырады.
1.10-суретте Xilinx фирмасының CPLD түрлі XC9500 микросұлбасының
макроұяшығының құрамы көрсетілген.
MAND матрицасында өндірілген және ақырғы түрінде TAM арқылы
жиналған термдер логикалық функциияның құрылуы үшін НЕМЕСЕ
элементіне түседі. Жеке термдер арқылы триггерді басқару сигналдары PTSet,
PTClock, PTReset және енгізушығару блогының буферінің үшінші жағдайын
басқаруға арналған РТОЕ сигналы өндіріледі.
1.10 Сурет
НЕМЕСЕ
элементінің
шығысында өндірілген
ДНФ
түріндегі
функцияның мәні одан әрі екілік қосу (М2) элементі арқылы жіберіледі. Бұл
элемент өндірілген функцияны тура немесе теріс түрінде жібереді.
Микросұлба шығысына функцияның өндірілген мәнінің тікелей
жіберілуі (қиыстырма шығыс) әлде триггерде алдыңғы тактіде сақталған
мәнінің жіберілуі (регистрлік шығыс) MUX5 мультиплексоры арқылы
бағдарланады. Триггердің тактілену сипаты MUX4 мультиплексорының
бағдарлануымен анықтап, оған жалпы синхросигналды (GCK, Global Clock)
немесе терм арқылы тудырылатын PTClock сигналын пайдалануға болады.
Триггердің асинхронды қойылымы мен тазартылымының жалпы сигналмен
(GSR, Global SetReset) әлде терм арқылы тудырылатын PTSet и PTReset
сигналдарымен жүргізілуі MUX2 және MUX3 мультиплексорларының
бағдарлануымен анықталады. Триггердің өзі кідіріс (D түрлі) немесе санау (Т
түрлі) режиміне бағдарланады.
26
Макроұяшықтың негізгі шығыс сигналын, оны жан-жақты таратуға
мүмкіндік беретін PIA-ға, немесе оны шығыс сигналы ретінде тікелей IOB-қа
жіберуге болады.
1.4.2 CPLD-ның енгізушығару блоктары
Енгізушығару блоктары
микросұлба шықпаларын
оның ішкі
тізбектерімен байланыстырады. Мысалға Xilinx ХС9500 микросұлбасының
құрамындағы енгізушығару блогын қарастырайық (1.11-суретті қара).
1.11 Сурет
IOB негізін екі буфер - кірістік (1) және шығыстық (2) қалайды. Кіріс
буферіне түсетін кернеу деңгейлерінің тұрақтылығы мен олардың кіріс
сигналдарының амплитудасына тәуелсіздігі екі бекіту диодынан тұратын
тізбекпен қамтамасыз етіледі.
Бағдарланымды ортақ нүкте сұлбасы (PCP, Programmable Common
Point) пайдаланушының қажетті жағдайда қосымша "жерге қосылған" шықпа
құруы арқылы микросұлбадағы бөгеуіл деңгейін кемітіп, оның жұмыс
сапасын көтеруіне мүмкіндік береді.
Шықпаға оның жұмыстан тыс режимінде қосылатын бағдарланымды
резистор (PR, Programmable Resistor) онда қалқыма потенциал тумауы үшін
қойылады.
Шығыс буферіне 2 жұмысына рұқсат беру ОЕ және шығыс кернеуінің
тіктілігін басқару (SRC, Slew Rate Control) сигналдары түседі. ОЕ сигналын
бағдарланымды мультиплексор MUX3 арқылы бірнеше вариантта өндіруге
болады: макроұяшықтан алынатын РТОЕ термінен, үшінші жағдайды
басқаратын жалпы GOE1 немесе GOE2 сигналдарынан, 1
және
0
тұрақтыларынан. Үшінші жағдайды басқарушы жалпы сигналдар бастапқы
27
GTS1 және GTS2 сигналдарының кез келген бағытын қою мүмкіндігімен
құрылады.
1.4.3 CPLD-ның байланыс жүйелері
Қалыпты FPGA құрылымындағы сегментті байланыс жүйесінен ерекше
CPLD құрылымында үздіксіз байланыс жүйесі пайдаланылады және бұндағы
байланыстардың барлығы бірдей болады да, сигнал кідірістерін дұрыс
болжауға мүмкіндік береді.
Кез келген FB шығысы басқаларының кірістерімен PIA арқылы
байланыстырылады.
FB кірістері PIA құрамындағы барлық вертикаль жолдармен қиылысқан
горизонталь жолдарға байланысқан. Кез келген кірісті кез келген шығысқа
вертикаль және горизонталь жолдардың арасындағы байланыс нүктелерін
бағдарлау арқылы қосуға болады. Өзгеше айтқанда, PIA блоктардың толықтай
қосылымдылығын қамтамасыз етеді. FB-нің өзінің ішінде, қажетті ішкі
байланыстарын жүзеге асырушы, жергілікті байланыс жүйесі болады.
1.5 Қиыстырма архитектуралы БЛЖС
БЛЖС архитектурасының дамуы FPGA және CPLD ұтымдылықтарын
біріктірген қиыстырма құрылымдарға әкелді. Бұндай архитектураларға Altera
фирмасының FLEX (Flexible Logic Element matriX) микросұлбаларын
келтіруге болады. Күрделілігі аса жоғары микросұлбаларды CPLD және FPGA
сипаттарын біріктірген архитектурамен ғана емес, жаңа ерекшеліктер енгізуші
айрықша
архитектуралармен құрылады.
1.12-суретте
конфигурациясы
триггерлік жадымен берілетін FLEX 10K микросұлбасының құрылымы
келтірілген.
FLEX 10K микросұлбасының құрамындағы логикалық блоктардың
құрамында жергілікті PIA (LPIA, Local PIA) және кестелі түрдегі логикалық
элементтер (LE, Logic Element), жалпы PIA (GPIA, Global PIA) жолдары мен
бағаналары және оларға қосылған енгізушығару элементтері (IOE,
InputOutput Elements) орналастырылған. Бұлардан басқа, микросұлба
құрамында қайтақұралымды жады модулдері (EABs, Embedded Array Blocks)
болады.
28
1.12 Сурет
1.5.1 Логикалық блок
FLEX микросұлбаларында деректерді логикалық түрлендіру құралдары
екі деңгеймен жүргізілетіндей етіп жүзеге асырылған.
Логикалық
операцияларды орындаушы ең кіші құрылым бірлігіне логикалық элемент
(LE, Logic Element) жатады. Сегіз LE тобы логикалық блок (LAB, Logic Array
Block) құрады. Логикалық блоктар келесі иерархия деңгейіндегі жеке
құрылым бірліктері ретінде пайдаланылады (1.13-суретті қара) .
1.13 Сурет
Логикалық блок
LUT түрлі
төрткірісті
кестелі
қызметтік
түрлендіргіштен (FG-4) (сыйымдылығы 16 бит жады), алмастыру сұлбасынан
(Car, Carry Circuit),
каскадтау сұлбасынан
(Cas, Cascading Circuit),
бағдарланымды триггерден, триггер тазартылымынқойылымын басқару
сұлбасынан және бірнеше
бағдарланымды
мультиплексордан
тұрады.
Қызметтік түрлендіргіш FG-4 үш айнымалылы екі функция өндіруге де істей
29
алады (16 бит жады бұл жағдайда 8 биттен тұратын екі блокқа таралады).
Олардың біреуі - санауыштар немесе тізбекті тасымалды қосуыштар сияқты
сұлбаларға қажет болатын тасымал функциясы.
Каскадтау тізбесі аргументтер саны төрттен көбірек функциялар алуға
қолданылады. Мысалы, көршілес үш LE арқылы кішігірім функцияларды
өндіріп, сосын каскадтау тәсілімен осы функциялардан ақырғы нәтиже
қалыптастыруға болады (1.14-суретті қара).
Көпайнымалылы функцияны кері байланыс пайдалану арқылы алуға да
болады. Бұл кезде алдымен төрт айнымалылы бір функция өндіріліп, сосын ол
келесі LE кірістерінің біреуі ретінде енгізіледі және т.б. Нәтижесінде аргумент
саны төрттен жоғары болатын "функциядан функция" есептеледі (1.15-суретті
қара).
1.14 Сурет
1.15 Сурет
Қарастырылушы микросұлбадағы (1.13-суретті қара) триггер D, T, RS,
JK триггерлерінің бір түрі ретінде істей алады. Бағдарлау арқылы триггерге S
және R арқылы асинхронды әрекет жасаудың бірнеше режимін (тазартылым,
қойылым, енгізудің әртүрлі варианты) қоюға болады.
30
Триггерді FG арқылы өндірілген функцияның мәндерін бекіту үшін
немесе D жолдарының біреуінен тікелей қабылдайтын жеке элемент ретінде
пайдалануға осы жолдағы мультиплексор арқылы бағдарлауға болады.
Логикалық
элементтің шығыс сигналын
бағдарланымды
мультиплексорлар арқылы жалпы және жергілікті арабайланыс матрицасына
қиыстырма (триггерді айналып өтетін ) вариантында немесе регистрлік
шығыстардан (триггерден) беруге болады.
1.5.2 Енгізілген жады блоктары
FLEX 10K микросұлбаларының құрамына жалпы сыйымдылығы 6 ... 20
Кбит шамасындағы қайтақұрастырмалы жады матрицалары енгізілген (EABs,
Embedded Array Blocks). Олар сыйымдылығы 2 Кбит жеке блоктар түрінде
орналастырылған.
EAB құрамында орналасқан жады модулін 2048х1, 1024х2, 512х4 және
256х8 түрінде ұйымдастырып, оны деректерді сақтауға ғана емес, онымен қа-
тар аргумент саны 8 - 10 болатын күрделі функцияларды жүзеге асырушы кес-
телі функциялық түрлендіргіш (FG, Function Generator) ретінде пайдалануға
болады. Мысалы, ЕАВ блоктары арқылы тезәрекетті арифметикалық-
логикалық
құрылғы
АЛҚ, 4x4
көбейткіштері және т.б. құрылады.
Сыйымдылығы жоғарырақ жады блоктарын құру үшін жеке EAB блоктарын
біріктіруге болады. Жады блоктары кристалда сұлбаның логикалық бөлігімен
бірге орналасқандықтан, бұндай жадымен жұмыс істеу өте тез жүргізіледі.
1.16 Сурет
Енгізілген жады блоктарының құрылымында
(1.16-суретті қара)
RAMROM түріндегі жады модулінен басқа бірнеше синхронды D-триггер
31
мен бағдарланымды мультиплексорлар болады. Бағдарланымды жергілікті
байланыстар матрицасы LPIA сигналды жалпы матрицаның GPIA жолынан
алады. 1 және 2 регистрлері жады модуліне, оның конфигурациясына
байланысты, әртүрлі разрядты деректер мен адрестерді жіберуге
бағдарланады. Жадыға жазу 4 - 6 мультиплексорларының бағдарлануына
байланысты синхронды (регистрден тактілеу сигналдарымен) немесе
асинхронды (тікелей LPIA-дан) болуы мүмкін.
1 - 3 регистрлерін басқару сигналдарының таңба бағытын 1 - 3 мульти-
плексорларымен өзгертуге болады. Жады блогының шығыс сигналдары 7 - 9
мультиплексорлары арқылы
GPIA
жолдарына немесе бағаналарына
тактіленген немесе асинхронды вариантта жіберіледі.
2 Бағдарламалы құрылымды құрылғылар құру жолдарын зерттеу
Цифрлық жүйелерді құрудың заманауи технологиясымен, яғни олардың
бағдарламалы құрылымды микросұлбалар негізінде құрылуының аппараттық
және бағдарламалық құралдарымен таныстыру мақсатында бірнеше
жаттығулар ұйымдастырдық. Осы жаттығуларды орындау цифрлық жүйе
жобасын енгізуге, оны компиляциялауға, оған имитациялық моделдеу
жүргізуге және құрылғының жобаға сәйкесті бағдарлануы мен оның жұмыс
бағытының іс жүзіндегі зерттелуіне мүмкіндік беретін кәсіби аспаптармен,
нақтылы айтқанда Altera фирмасының MAX+Plus II бағдарламасымен жұмыс
істеу тәртібін игеруге жол ашады.
Жаттығулар Altera фирмасының 10K20 EPLD микросұлбасы негізінде
құрылған (DEGEM SYSTEMS фирмасының) EB-136 қондырғысында
орындауға негізделген.
Электрлі бағдарланатын құрылғылардың Flex ұрпағына жататын Altera
10K20 EPLD микросұлбасының кристалында 20000 шамасындағы логикалық
кілттер мен триггерлер болады және оған сыйымдылығы 12000 бит RАМ
жадысы енгізілген.
Қондырғы көптеген қолданым (мысалы, өндірістік автоматика, басқару
және дерек тарату процестері) аймақтарындағы жобаларын құруға және
олардың жұмысын іс жүзінде тексеруге мүмкіндік береді.
2.1 EB-136 қондырғысының суреттемесі
2.1.1 Қондырғының аппараттық бөлігі
EB-136 қондырғысының тақташасында (2.1-суретті қара)
20000
логикалық кілттерден және 12000 бағдарламалы RАМ ұяшықтарынан
тұратын,
240
шықпалы
Altera EPF10K20 EPLD
микросұлбасы
орналастырылған.
Тақташа
іс жүзінде
пайдаланушылардың жеке
жобаларында пайдалануға болатын, әртүрлі енгізушығару құрылғыларын
құруға арналған.
Енгізушығару құрылғысында орналастырылған құралдар:
32
бастапқы жағдайында түйістері тұйықталған және ажыратылған сегіз
ауыстырғыш;
қалыпты тұйықталған және ажыратылған түйісті екі түйме;
лог. "1" деңгейінде қосылатын сегіз индикатор;
сегменттері лог. "0" деңгейімен жандандырылатын екі 7-сегментті
индикатор;
компьютердің параллель портынан бағдарлама енгізуге арналған
кәбіл.
Төменде
10К20 микросұлбасының
EB-136
қондырғысында
орналастырылған ауыстырғыштар мен түймелерге
(2.1-кестені қара),
жарықдиодты
индикаторларға
(2.2-кестені қара)
және
7-сегментті
индикатордың
сегменттеріне
(2.3-кесте)
сәйкесті
белгіленімдері мен
шықпаларының номерлері келтірілген.
2.1 Сурет
33
EB-136 қондырғысы PUPUZ-2000 (қондырғы) базалық құрылғысынан,
EB-136 платасынан және 10K20 құрылғысына бағдарлама енгізуші JTAG
кәбілінен тұрады.
К е с т е 2.1
К е с т е 2.2
К е с т е 2.3
34 Белгіленім
Шықпа нөмірі
Индикатор жарықтануы
Белгіленім
Шықпа нөмірі
Лог."1"
Лог."0"
Кіші цифра
Сегмент a
6
бар
жоқ
Сегмент b
7
бар
жоқ
Сегмент c
8
бар
жоқ
Сегмент d
9
бар
жоқ
Сегмент e
11
бар
жоқ
Сегмент f
12
бар
жоқ
Сегмент g
13
бар
жоқ
Үлкен цифра
Сегмент a
17
бар
жоқ
Сегмент b
18
бар
жоқ
Сегмент c
19
бар
жоқ
Сегмент d
20
бар
жоқ
Сегмент e
21
бар
жоқ
Сегмент f
23
бар
жоқ
Сегмент g
24
бар
жоқ
Белгіленім
Шықпа нөмірі
Позиция немесе жағдай сәйкестілігі
Белгіленім
Шықпа нөмірі
Лог."1"
Лог."0"
S1
45
жоғарғы
төменгі
S2
46
жоғарғы
төменгі
S3
48
жоғарғы
төменгі
S4
49
жоғарғы
төменгі
S5
50
жоғарғы
төменгі
S6
51
жоғарғы
төменгі
S7
53
жоғарғы
төменгі
S8
54
жоғарғы
төменгі
S9
30
басылған
басылмаған
S9
31
басылмаған
басылған
S10
55
басылған
басылмаған
S10
56
басылмаған
басылған
Белгіленім
Шықпа нөмірі
Индикатор жарықтануы
Белгіленім
Шықпа нөмірі
Лог."1"
Лог."0"
LED1
33
бар
жоқ
LED2
34
бар
жоқ
LED3
35
бар
жоқ
LED4
36
бар
жоқ
LED5
38
бар
жоқ
LED6
39
бар
жоқ
LED7
40
бар
жоқ
LED8
41
бар
жоқ
2.1.2 MAX+Plus II бағдарламасының редакторлары
MAX+Plus II бағдарламасы, нақтылы жұмыстарды орындауға арналған
бірнеше редактордан тұрады.
Логикалық жобаны MAX+Plus бағдарламасының құрамындағы сызба
редакторын (Graphic Editor) пайдалану арқылы енгізу ыңғайлы келеді. Оның
пайдаланылым интерфейсі өзге пакеттерде электрондық тізбектерді суреттеу
бағыттарына ұқсас келеді.
Сызба интерфейсті оқып үйренудің ең жеңіл жолы - әртүрлі
командаларды іс жүзінде орындау жөніндегі нұсқамалар мен түсіндірмелерге
сүйене отырып үйрену. Келесі жаттығулардың көпшілігінде жобаларды
енгізуге және оларды GDF файл түрінде сақтауға арналған командалар
пайдаланылады.
2.2 сурет
Жүйені орнату кезінде MAX+PLUS II \maxplus2 және \max2work деп
аталатын екі католог құрылады. \maxplus2 катологінде жүйелік БҚ-ны жане
деректер файлдары бар. \max2work катологінде оқыту программалық файлдар
мен жұмыстар сақталады.
max2lib\prim - Altera фирмасының ұсынған приметивтерінен (қарапайым
логикалық элементтер) тұрады. Ұсынылған элементтермен танысу жаттығуы
А қосымшасында 1 жаттығуда көрсетілген.
max2lib\mega_lpm - (LPM) параметрленген мегафункциялар кітапханасынан
және олардың сәйкес
AHDL
тіліндегі Include-файлдарынан тұрады.
Мегафункциялардың мүмкіндіктерін қарастыру А қосымшасында 2
жаттығуда көрсетілген.
35
max2lib\mf-
тұтынушылық
(74-series)
макрофунциялардан тұрады.
Макрофункциялармен жұмыс істеу жаттығуы А қосымшасыда 3 жаттығуда
көрсетілген.
MAX+Plus II бағдарламасының Waveform редакторы (сигнал редакторы)
жобаның моделдеуге және іскерлік мүмкіндігін тексеруге арналған кіріс
векторлары сияқты сигнал файлдарын құруға және олардың түрін
редакторлауға пайдаланылады. Waveform редакторын, құрушыға моделдеу
нәтижелерін көруге мүмкіндік беретін, логикалық анализатор ретінде
пайдалануға болады. Waveform жобасын енгізу арқылы тізбелі және
қайталанымды құрылғылардың қажетті логикасын құруға болады.
2.3 Сурет
MAX+Plus II бағдарламасының Floorplan редакторы құрылғы
шықпалары мен логикалық ұяшықтарға логика қойылуын жеңілдетеді. Жоба
құрушы жобаны компиляциялау алдында шықпалар мен логикалық
ұяшықтарға нақтылы қойылымдар бекіте алады; оларды компиляция
жүргізілгеннен кейін де қарастыруға және өзгертуге болады.
Компилятор келесі түрдегі кез келген файлды қабылдай алады:
GDF Graphic design file (schematic diagram);
TDF Text design file (AHDL source);
V Verilog text source file;
VHD VHDL text source file.
36
2.4 Сурет
Компилятор компиляция барысында келесі әрекеттер орындайды:
жоба файлдарындағы қателіктерді табады;
қол астындағы логикалық ұяшықтар мен жады блоктарын пайдалана
отырып, логикалық синтез және минимизация жүргізеді және конфигурация
қойылымының файлын (Assignment Configuration File, ACF) құрады;
құрылғының дайындалған жобасын реттеп, FIT файлын құрады;
моделдеу файлын (Simulation files, ... жалғасы
Сіз бұл жұмысты біздің қосымшамыз арқылы толығымен тегін көре аласыз.
8
Аңдатпа
9
Дипломдық жобаның мақсаты цифрлық жүйелерді бағдарламалы
логикалық жиналым сұлбалар негізінде құруды мүмкіндіктерін зерттеу болып
табылады.
Бағдарламалы логикалық жиналым сұлбалардың қызмет мүмкіндіктерін
зерттеуде MAX PLUS ІІ бағдарламалық ортасы пайдаланылады. Жобаны
жүзеге асыру үшін ЕВ-136 оқу стенді арқылы зерттеу нәтижелері алынды.
Өміртіршілік қауіпсіздігі бөлімінде еңбек жағдайларына, жұмыс
орнына талдау жасалынды. Жұмыс орнында кондиционерлеу және өрт
қауіпсіздігі шаралары, эвакуация бойынша есептеулер жүргізілді.
Бизнес жоспар бөлімінде енгізілген ақпараттық жүйенің өзіндік
құнын есептеу жүргізілді.
Аннотация
Целью дипломного проекта является - исследование возможностей
создании цифровых систем на основе программируемых логических
интегральных схем.
Для исследовние возможностей создании цифровых систем на основе
программируемых логических интегральных схем использована среда
программрование MAX PLUS ІІ. Результат исследование был получен с
учебного стенда ЕВ-136.
В разделе Безопасность жизнедеятельности проведен анализ условий
труда, рабочего помещения. На основании полученных данных сделан расчет
системы кондиционирования,
план эвакуации,
так же расчет
пожаробезопасности в помещении.
В разделе Бизнес план произведен расчет себестоимости внедряемой
системы.
Annotation
The purpose of the graduation project is - creating a feasibility study of digi-
tal systems based on programmable logic integrated circuits.
Opportunities for investigation is the creation of digital systems based on
programmable logic integrated circuits used programming MAX PLUS II. Results
of the study was obtained from the training kit ЕВ- 136.
In the section Safety analysis of working conditions, working space . Based
on these data , calculations of air conditioning systems, evacuation plan, as well
calculation fire indoors.
In the section "Business Plan" calculated the cost of the implemented system.
10
Мазмұны
Кіріспе
1 Бағдарламалы құрылымды микросұлбалар
1.1 Бағдарламалы құрылымды құрылғылар
1.2 Вентилдік матрицалар
1.2.1 GA түрлері
1.3 Пайдаланушы бағдарлайтын вентилді матрицалар
1.3.1 FPGA құрамындағы логикалық блоктар
1.3.2 FPGA-ның енгізушығару блоктары
1.3.3 FPGA-ның арабайланыс жүйелері
1.4 Бағдарламалы күрделі логикалық сұлбалар
1.4.1 CPLD-ның іскерлік блоктары
1.4.2 CPLD-ның енгізушығару блоктары
1.4.3 CPLD-ның байланыс жүйелері
1.5 Қиыстырма архитектуралы БЛЖС
1.5.1 Логикалық блок
1.5.2 Енгізілген жады блоктары
2 Бағдарламалы құрылымды құрылғылар құру жолдарын зерттеу
2.1 EB-136 қондырғысының суреттемесі
2.1.1 Қондырғының аппараттық бөлігі
2.1.2 MAX+Plus II бағдарламасының редакторлары
2.2 Бағдарламалы құрылымдар негізіндегі матрицалы көбейткіш
2.2.1 Матрицалы көбейту
2.2.2 ТЖҚ(ПЗУ) негізіндегі көбейткіш сұлбасын құру
3 Бизнес жоспар
3.1 Бағдарламамен қамтамасыз етудегі еңбек сыйымдылығын есептеу
3.2 Бағдарламалық қамсыздандыру шығынының есебі.
3.3 Интелектуалды еңбек бағасы
4 Өмipтipшiлiк қауiпciздiгi
4.1 Кoмпьютepлiк кабинeттeгi жұмыc жағдайын талдау
4.2 Өpттiң пайда бoлу жағдайын ecкepiп эвакуациялық жoлдаpды eceптeу
4.3 Өpт қауiпciздiгi шаpалаpы
4.4 Кoмпьютepлiк клаcтың вeнтиляция жүйeciн eceптeу
Қорытынды
Әдебиеттер тізімі
Қосымша А
Қocымша Б
Қосымша В
11
12
15
15
16
17
19
19
23
24
24
25
27
28
28
29
31
32
32
32
35
38
38
41
44
46
47
51
52
52
54
57
58
62
63
65
85
87
Кіріспе
Цифрлық техниканың алуан түрлі құралдары (ЭЕМ, өлшеулер жүргізуге
және
технологиялық
процестерді
автоматтандыруға арналған
микропроцессорлық жүйелердің және т.б.) барлығы да біркелкі элементтер
базасында құрылады. Цифрлық құрылғылардың (ЦУ) элементтік базасын
жиналымды сұлбалар (ЖС) құрады. ЖС күрделілігінің сипаттамасы ретінде
кристалда орналастырылған базалық элементтер санымен бағаланатын,
жиналым деңгейі алынады.
Жиналым деңгейлерінің айырмашылығына қарай ЖС бірнеше
категорияға бөлінеді: КЖС, ОЖС, ҮЖС, АҮЖС (кішігірім, орташа, үлкен
және аса үлкен ЖС).
КЖС қарапайым логикалық түрлендірімдерді жүзеге асырады және олар
өздерінің әмбебаптылығымен сипатталады - олар арқылы кез келген ЦҚ
құруға болады. ОЖС түрінде шамалыразрядты регистрлер, санауыштар, де-
шифраторлар, қосуыштар және т.б. сияқты, іскерлігі жағынан толықтай
бітірілген құрылғылар шығарылады. Іскерлігі жағынан жеке мақсаттарға
арналғандығынан, олардың әмбебаптылығы төменірек болады, сондықтан
олардың көптеген түрі шығарылады.
Күрделі құрылымы мыңдаған, тіпті миллиондаған
логикалық
элементтер арқылы жүзеге асырылған ҮЖС мен АҮЖС шығарылуымен,
әмбебаптылық төмендеу проблемасы одан әрі қайшылана түсті
- оларды
жобалауға кететін аса үлкен шығын олардың тар бағытта
мамандандырылуымен қиылыспас еді.
Бұл қайшылықтың шешілімі
микросұлбаның мамандандырылуын
бағдарлау сферасына ауыстыру арқылы, яғни микропроцессорлар мен
бағдарламалы құрылымды ҮЖСАҮЖС пайдаланылуы арқылы табылды.
Микропроцессор, оның командалар жүйесіне кіретін, командалар
тізбесін (бағдарламаны) орындайды. Бағдарламаны ауыстыру арқылы, әртүрлі
есептерді бір ғана микропроцессорда шешуге болады. Өзгеше айтқанда, бұл
жағдайда аппараттық құралдың құрылымы шешілетін есептің сипатымен
байланысты емес, яғни ол өзгермеген түрінде қалады да, микропроцессормен
орындалатын әрекеттердің тәртібі ғана өзгереді. Бұл жеке микропроцессордың
құнын олардың шығарылым көлемін ұлғайту арқылы кемітуге мүмкіндік
береді.
Бағдарламалы құрылымды ҮЖСАҮЖС,
арабайланыстарын
пайдаланушының (системотехник) өзі қалыптастыратын (бағдарлайтын)
көптеген логикалық блоктары орналастырылған,
кристалл
түрінде
шығарылады. Бұл кристалдарды, жеке пайдаланушыларға алақтамай, көптеп
шығаруға мүмкіндік береді. ЖС құрылымын системотехниктің өзі шешілуші
есептің сипатына сәйкесті бағдарлайды.
Кристалдың
блоктары мен
элементтері арасындағы байланыстарды жүзеге асырудың, яғни оның
құрылымын бағдарлаудың қазіргі заманда сан-алуан тәсілдері бар.
12
Микропроцессорлар информация өңделуін, командаларға сәйкесті,
көптеген жеке әрекеттерді тізбелеп орындау арқылы жүргізеді. Есептің
күрделілігі оның орындаушы аппараттық құралдарына емес, бағдарламаға
ғана әсер етеді. Микропроцессор әрекеттерінің тізбелі сипаты қажетті
тезәрекеттілікті қамтамасыз етпеуі мүмкін.
Бағдарламалы құрылымды ҮЖСАҮЖС информация өңделуін, бұл
процесті тізбелі орындалатын қарапайым әрекеттерге бөлмей-ақ жүргізуге
мүмкіндік береді. Пайдаланушы, шешілетін есептің мазмұнына қарай, ондағы
түрлендірімдердің құрылғының көптеген бөліктерінде қатар жүргізілетіндей
етіп бағдарлай алады. Бағдарланған құрылғының күрделілігі есеп
күрделілігіне байланысты болады.
Сонымен, бағдарламалы құрылымды ҮЖСАҮЖС, күрделілігі
микросұлбаның жиналым деңгейімен, яғни олардың құрылым мүмкіндігімен
шектелетін, есептерді тез шешуге, ал микропроцессорлық құралдар - кез
келген күрделілікті есепті шешуге мүмкіндік береді, бірақ соңғысы кемірек
тезәрекеттілікпен орындалады.
Информацияны цифрлық өңдеу жүйелерінің құрамына жалпы жағдайда
процессор, жады, перифериялық құрылғылар және интерфейстік сұлбалар
кіреді. Процессор, қажетті есепті өзіне тән командалар жүйесіндегі нақтылы
командаларды тізбелі түрде орындайтын стандартты құрылғы.
Жады да, қызметі қандай жүйе болса да бірдей болып қалатын,
стандартты микросұлбалармен жүзеге асырылады.
Стандартты ҮЖСАҮЖС, оның жобалануына кететін шығынның көптеп
шығарылатын микросұлбаларға бөлінетіндігінен, олар жиналым деңгейі
жағынан алғы қатарда.
Стандартты бөліктерімен қатар жүйеде, нақтылы құрылғының түріне
байланысты, жүйенің стандартты емес бөліктері де болады. Оларға жүйе
блоктарын басқару құрылғылары, олардың өзара әрекеттесуін қамтамасыз ету
құрылғылары және т.б. жатады. Жүйенің бұндай стандартты емес бөліктері
бұрын жиналым деңгейі кішігірім және орташа келетін микросұлбалармен
жүзеге асырылғанды. КЖС мен ОЖС қолданылуы құру жұмысын
күрделендіреді, жүйенің сенімділігі мен тезәрекеттілігін кемітеді. Бірақ
бұндай жұмыстарға арнайы ЖС-ларға сұраныс беру көптеген қаражат қажет
қылатын аса қиын жұмыс.
Бұл қайшылық бағдарламалы және қайта бағдарламалы құрылымды
ҮЖСАҮЖС қолданылуы арқылы өз шешімін тапты.
Осы айтылғандарға байланысты, менің бакалавриаттық шығарым
жұмысым ретінде, БЛЖС командалар жүйесінің құрамындағы командалардың
орындалу ерекшеліктерін анықтап, оларды сол ерекшеліктеріне байланысты
ұтымды пайдалану арқылы бірнеше түрлі қызмет атқаратын, БЛЖС жүйелер
құрып, олардың жұмыс бағдарламаларын құру және олардың негізінде оқу
процесіне қолдануға жарамды сәйкесті ұсыныcтар беру тапсырылды.
Шығарым жұмысыма қойылған тапсырманы орындау мынадай жеке
мәселелерді шешу арқылы орындалды:
13
Бағдарламалы логикалық жиналым сұлбаларының
жалпылама
құрылымымен және олардың ішкі құрама бөліктемелерінің, яғни
сәйкесті қызмет буындарының құрылым принциптерімен танысу;
EB-136 қондырғысының сәйкесті өндірісте шығарылатын, құрылым
мен жұмыс мүмкіндіктері жағынан ерекше түрлерімен танысып,
олардың ішінде сәйкесті пәнді оқыту барысындағы зертханалық
сабақтарға пайдалануға ыңғайлы түрін таңдау;
EB-136 қондырғысының құрама буындарының жұмыс мүмкіндіктері
мен оның командаларының орындалу ерекшеліктеріне негізделген
құрылымдар құрып, олардың сәйкесті жұмыс бағарламаларын
дайындау және оларды зерттеу.
Бакалавриаттық шығарым жұмысыма қойылған тапсырманың және
оған байланысты туынды мәселелердің шешілу барысы жұмыс жазбасында
келесі тәртіппен баяндалды:
Бірінші бөлімде БЛЖС-тың жалпылама құрылымы қарастырылып,
екінші бөлімде EB-136 қондырғысының негізінде техникалық қолданымға
арналған бірнеше құрылымның жұмыс бағыты баяндалып, сәйкесті жұмыс
бағдарламаларының жалпылама түсініктемесі келтірілді.
Үшінші тарауда істелген жұмысыма байланысты экономикалық есептеу
нәтижелері келтіріліп, төртінші тарауда техникалық қауіпсіздік мәселелері
талқыланды.
14
1 Бағдарламалы құрылымды микросұлбалар
1.1 Бағдарламалы құрылымды құрылғылар
Бағдарламалы құрылымды ЖС-лардың (БҚЖС) қолданылым аймағы аса
кең, олар арқылы жүйенің жеке блоктарын ғана емес, құрамына жадысы мен
процессоры енгізілген бүкіл жүйе де құруға болады. Оларды көбіне аз
мөлшермен шығарылатын бұйымдарды тез және тиімді тәсілмен құруға
пайдаланылады. Айта кететін тағы бір маңызды қолданылым бағыты, ол
жүйенің ақырғы жүзеге асырылуы қандай құралдар арқылы болса да, оның
бастапқы түрін бағдарламалы құрылымды микросұлбалар арқылы құру аса
ыңғайлы болады.
БҚЖС бағдарланымдылығы өткізгіштігін пайдаланушының өзі өте кіші
мәнге немесе өте жоғары мәнге (яғни, кілттің ажыратылған немесе қосылған
жағдайына сәйкесті) қоя алатын, қосполюстіктер түріндегі көптеген кілттер
болуымен қамтамасыз етіледі. Кристалда қалыптастырылатын сұлбаның
конфигурациясы кілттердің жағдайын қою арқылы беріледі. Қазіргі заманғы
БҚЖС-ларда бағдарланушы кілттердің келесі түрлері қолданылады:
antifuse түріндегі жалғамдар;
қос жаппалы ЛИЗМОП транзисторлары;
конфигурация жадысының триггерлерімен басқарылатын кілттік
транзисторлар.
Аntifuse түріндегі жалғамдды БҚЖС-ны бағдарлау бір рет қана
жүргізіледі. Жалғамдар қабаттары "оксид-нитрид-оксид" түрінде кезектескен
үшқабатты диэлектрикпен құрылады. Қабаттарының кезектесіміне сәйкесті
бұндай жалғамдар ONO (Oxid-Nitrid-Oxid) түрлі жалғамдар деп аталады.
Бағдарлау, жалғамды тесіп, электродтар арасында поликремнийлік
өткізу арнасын құратын, кернеу импульсімен жүргізіледі.
Қалқыма жаппалы ЛИЗМОП транзисторлы элементтер БҚЖС-ларда
бағдарламалы жады сұлбаларындағы сияқты пайдаланылады. УК сәулемен
өшірілетін элементтерден ешқандай өшірілу мүмкіндігі жоқ EPROM-OTP
(OTP, One Time Programmable) варианты бөлініп шықты
Конфигурация жадысының триггерлерімен басқарылатын
транзисторлық кілт 1.1-суретте көрсетілген. Жаппасы триггерге қосылған
кілттік транзистор Т2 триггердің жағдайына байланысты ab аралығын
тұйықтайды немесе ажыратады.
БҚЖС-ны бағдарлау
жады
конфигурациясына сәйкесті деректерді енгізу арқылы жүргізіледі. Бұл кезде
таңдалым жолындағы (FL, Fetch Line) жоғарғы потенциал Т1 транзисторын
қосып, жазу-оқу жолындағы (WRL, WriteRead Line) сигнал триггерді сәйкесті
жағдайға қояды. Жұмыс режимінде транзистор Т1 жабық болады да, триггер
өзгермес жағдайын сақтайды.
15
1.1 Сурет
Кілттік Т2 транзисторын (pass-transistor) бағдарланымды байланыс
нүктесі (PIP, Programmable Interconnection Point) деп атауға болады. Конфигу-
рациясы триггерлі жадымен берілген БҚЖС-ны қайта бағдарлау жұмыс
режимінде кодтар тізбесін триггерлер тізбесіне жазу арқылы жүргізіледі.
БҚЖС-ның жалпы қасиеттері туралы айта отырып, құрылымының
реттілігіне байланысты олардың аса жоғары деңгейлі жиналыммен жүзеге
асырылатындығын айта кету керек. GA құрылымдарынан ерекше, БҚЖС
құрылымдарында логикалық элементтермен қатар триггерлер мен т.б. және
олардың арабайланыстары да жүзеге асырылған. БҚЖС тұтынушысы ақырғы
операцияларды жүргізу үшін оларды жасаушыға байланыспай-ақ,
бағдарлауды өзі жүргізеді. Сондықтан бұндай микросұлбаларды стандартты
өнімге теңеуге негіз бар, ал бұл белгілі артықшылықтарға - өндірісте
шығарылу санының кеңейтілуіне және құнының кемуіне әкеледі.
PLA, PAL және GA микросұлбаларының құрылым негізін қалаған
идеялар мен олардың бағдарлану принциптері бағдарламалы және қайта
бағдарламалы құрылымды логикалық сұлбалардың негізгі даму бағыттарын
анықтады. GA бағытының жалғасы - FPGA (Field Programmable Gate Arrays),
ал PAL бағытының жалғасы CPLD (Complex Programmable Logic Devices) ЖС
болды. Бұл екі құрылымның артықшылық жақтарын біріктіру FLEX (Flexible
Logic Element MatriX) аталымды аралас архитектураның құрылуына әкелді.
Жиналым деңгейінің көтерілуі кристалда, күрделілігі жағынан түгел жүйеге
сәйкес келетін, SOC (Systems On Chip) деп аталатын, сұлбаларды
орналастыруға мүмкіндік берді.
1.2 Вентилдік матрицалар
Вентилдік матрицалардың
(GA, Gate Array)
бастапқы үлгілері
жоғарыөнімді ЭЕМ-ларының стандартты емес сұлбаларын кіші және орта
деңгейлі жиналымды микросұлбаларсыз жүзеге асыруға құрал ретінде
шығарылғанды.
GA-ның бірінші ұрпағының
негізі
-
кристалда реттелімді
орналастырылған базалық ұяшықтардың (БҰ) жинағы, олардың араларында
байланыстар (арналар) құруға бос аймақтар қалдырылған. GA-ның ішкі
аймағындағы базалық ұяшықтардың құрамында бір-біріне жалғанбаған
элементтердің (транзисторлардың, резисторлардың және т.б.) топтары, ал
кристалдың перифериялық аймақтарында, сұлбалық компоненттері GA-ның
16
сыртқы әлеммен байланысын жүзеге асыруға бағытталған, енгізу-шығару
ұяшықтары орналастырылған. Сонымен, GA-ны сәйкесті байланыстарды
жүзеге асыру арқылы қажетті сұлбаға айналдырылатын бастапқы дайындалым
ретінде қарастыруға болады.
GA түрлерін суреттеместен бұрын негізгі түсініктер мен анықтамаларға
тоқтай кетелік.
Базалық ұяшық (БҰ) кристалдың нақтылы аймағында реттелімді
қайталанатын
сұлбалық
элементтердің жинағы екендігі алдында
анықталғанды. GA-ның ішкі аймағындағы базалық ұяшықтар матрицалық -
базалық ұяшықтар
(МБҰ),
перифериялық аймақтың ұяшықтары
перифериялық базалық ұяшықтар (ПБҰ) деп аталады. GA ұяшықтарын
ұйымдастыруға екі тәсіл қолданылады:
МБҰ элементтерінен бір логикалық элемент қалыптастыруға
болады, ал одан күрделірек қызметтерді жүзеге асыру үшін бірнеше ұяшық
пайдаланылады;
МБҰ элементтерінен кез келген қызмет түйінін қалыптастыруға
болады, ұяшық элементтерінің құрамы ең күрделі түйіннің сұлбасымен
анықталады.
Қызмет ұяшығы (ҚҰ) - бір немесе бірнеше БҰ элементтерін жалғау
арқылы жүзеге асырылатын сұлба.
Қызмет ұяшықтарының қоры - GA негізінде жобалау кезінде
пайдаланылатын ҚҰ-лар жинамы. Құрамына көптеген (жүздеген) қызмет
элементтері, түйіндер және олардың жеке бөліктері кіретін, бұл қор GA-ның
жасалуы кезінде құрылады және олар ақырғы құрылғыны құрушыға бір
немесе бірнеше БҰ арқылы жүзеге асырылуға мүмкіндік беретін дайын
шешімдер ұсынады. Сұлбақұралыстық мәселелер қор құрылуы кезінде
шешілгендіктен, пайдаланушы қормен жұмыс істеу арқылы жобалауды
қызметтік-логикалық деңгейде жүргізеді.
Эквивалентті вентиль (ЭВ) - логикалық функцияны (әдетте екікірісті
ЖӘНЕ-ЕМЕС немесе НЕМЕСЕ-ЕМЕС элементін) жүзеге асыруға мүмкіндік
беретін, GA элементтерінің тобымен сипатталатын,
бағалауға арналған түсінік.
GA күрделілігін
Жол жүргізу
(трассировка)
арналары
-
GA
кристалындағы
арабайланыстар орналастыруға арналған кеңістіктер.
1.2.1 GA түрлері
Бастапқы, және классикалық ретінде қарастырылатын, арналы GA-ның
ішкі (орталық) аймағында базалық ұяшықтар мен жол жүргізу арналары
орналастырылған. Оларда байланыс құру мүмкіншілігі
жоғары, бірақ
элементтердің орналастырылым тығыздығы
(арабайланыстарға едәуір
кеңістіктің бөлінетіндігінен) кемдеу болады.
Арналы архитектура, үлкен энергия шашырамын қажет қылатын, бипо-
лярлы GA-ларға тән.
17
Арабайланыстар орналастыруға бөлінген аймағы кемітілген, жоғары
жиналымды GA құру жолын іздеу арнасыз GA архитектурасына әкелді.
Бұндай GA-ның ішкі аймағында тығыз орналастырылған базалық ұяшықтар
болады, бірақ арабайланыстар жүргізуге арналған арналар болмайды. Бұл
кристалдың БҰ орналасқан кез келген аймағын логикалық сұлба құруға да,
арабайланыстар құруға да пайдалануға болады. Арнасыз GA, элементтердің
орналастырылуы тығыз және энергия шашырамы аз болатын, КМТШ-
сұлбақұралысына тән.
GA кристалының перифериялық аймағында, сұлбалық компоненттері
енгізу-шығару жұмыстарын жүзеге асыруға бағытталған, арнайы ПБ-лар
орналасқан.
Өңделуші сигналдар түрі (цифрлық, аналогты) базалық ұяшықтардың
сұлбалық элементтерінің құрамына әсер етеді. Бұған бұған байланысты GA
цифрлық, аналогты және цифрлы-аналогты болып бөлінеді. Аналогты және
цифрлы-аналогты GA құрамында операциялық күшейткіштер, аналогты
кілттер мен компараторлар және т.б. құруға мүмкіндік береді.
Пайдаланылатын сұлбақұалысына
байланысты жіктеме GA-лардың
негізгі варианттарын ғана сипаттайды.
Максималды тезәрекеттілік
варианттары ЭБЛ түріндегі сұлбалармен жүзеге асырылады. КМТШ
сұлбақұалысы,
алдында айтылғандай, элементтердің орналастырылу
тығыздығын көтерілген және энергия шашырамы азайтылған микросұлбалар
құруға ыңғайлы. ТТЛШ сұлбақұалысының негізінде тезәрекеттілігі орташа
келетін GA жасалады.
1.2-суретте екіқатарлы логикалық элементтер жүзеге асыруға арналған
ЭБЛ түрлі GA-ның БҰ-ның құрамы көрсетілген. Ондағы R0 резисторларын
параллель немесе тізбелеп қосу арқылы тезәрекеттілігі мен тұтынатын қуаты
әртүрлі сұлбалар құруға болады.
1.2 Сурет
1.3-суретте КМОП түрлі GA-ның БҰ-ның бір варианты келтірілген.
Оның сұлбалық элементтері ретінде с р- және n-арналы транзисторлар ғана
18
пайдаланылады. Суретте 4 транзисторлы ұяшық сұлбасы көрсетілген. Транзи-
сторларды тізбе немесе параллель жалғау арқылы ЖӘНЕ-ЕМЕС және
НЕМЕСЕ-ЕМЕС логикалық элементтерінің сұлбаларын жүзеге асыруға
болады.
Ұяшықтарды күрделендіру қарапайым ұяшықтарды біріктіру арқылы
жүргізіледі.
1.3 Сурет
1.3 Пайдаланушы бағдарлайтын вентилді матрицалар
Пайдаланушы бағдарлайтын вентилді матрицалар
(FPGA, Field
Programmable Gate Arrays) топологиясы жағынан арналы GA құрылымдарына
ұқсас келеді. Олардың ішкі аймағында, араларында жол жүргізу арналары
ескерілген, көптеген бірдей құрылымды, конфигурацияланатын логикалық
блоктардың (LB, Configurable Logic Block) реттелген жинамы, ал кристалл
перифериясында
енгізушығару блоктары (IOB, InputOutput Blocks)
орналасқан.
FPGA қасиеттері мен мүмкіндіктері алдымен олардың құрамындағы LB
сипатына және арабайланыс жүйесіне байланысты.
1.3.1 FPGA құрамындағы логикалық блоктар
FPGA құрамындағы LB ретінде келесі құрылымдар пайдаланылады:
транзистор жұптары;
қарапайым логикалық ЖӘНЕ-ЕМЕС, НЕМЕСЕ-ЕМЕС вентилдері
(SLC, Simple Logic Cells);
мультиплексорлар негізіндегі логикалық модулер;
PROM негізіндегі логикалық модулер (LUT, Look-Up Tables).
LB-ның маңызды сипаттамаларына оның "түйіршіктілігі" (Granularity)
мен
"іскерлігі" (Functionality)
жатады.
Біріншісі
қажетті сұлбалар
"жиналатын" бөліктемелердің "уақтылығы" қандай болатындығымен, ал
екіншісі LB-ның логикалық мүмкіндігінің қаншама үлкен болатындығымен
байланысты.
19
LB-ның уақтүйіршіктілігі шығарылатын функцияларды әртүрлі тәсілмен
жүзеге асыруға кең мүмкіндік береді, бірақ кристалда бағдарламалы байланыс
нүктелерінің көп болатындығынан, ол FPGA-ның арабайланыс жүйесін
күрделендіреді.
Ірітүйіршікті LB-ларда күрделірек функциялар жүзеге асырылады,
сондықтан арабайланыс бағдарлануын жеңілдетеді. Триггерлі жадымен
реконфигурациялатын FPGA-да, әдетте, ірітүйіршікті блоктар қолданылады.
р- және n-арналы транзисторлар тізбесі түрінде құрылған, ал олардың
арасына жол жүргізу арналары орналастырылған, ең уақтүйіршікті LB
Crosspoint Solutions фирмасының микросұлбаларында пайдаланылады (1.4-
суретті қара).
Өткізгіштігі
әртүрлі транзистор
жұптарынан
КМТШ -
сұлбаларындағы жиналым тәсілдері дәстүрлі,
жиналады.
1.4 Сурет
логикалық
элементтер
1.5,
а-суретте
F = x1x2Vx3x4
функциясын жүзеге асырушы
арабайланыстар көрсетілген. Үзбе сызықты төртбұрыштардағы транзисторлар
жұбының жаппаларына берілген тұрақты кернеулер оларды жабық жағдайда
ұстайды, сондықтан олар транзисторлар тізбесін бір-бірінен оқшауланған
бөліктерге бөледі. ЖӘНЕ-ЕМЕС түрінде жиналған (1.5, б-суретті қара) үш
сұлбаның суретте көрсетілген өзара жалғануы (1.5, в-суретті қара) қажетті
нәтижеге әкеледі.
20
1.5 Сурет
Түйшіктері ірілеу келетін LB Actel фирмасының ACT микросұлба-
ларында пайдаланылады. 1.6, а-суретте АСТ1 микросұлбасындағы, үш "2 - 1"
мультиплексорынан және НЕМЕСЕ элементінен тұратын LB көрсетілген. Бұл
блоктың іскерлік сипаттамасы келесі түрде болады:
F (S0VS1 )(SAS0VS AS1 )V(S0VS1 )(SBB0VS BB1 ) .
1.6 Сурет
Бұдан да ірірек LB Spartan фирмасының ХС4000Е микросұлбаларында
пайдаланылады (1.7-суретті қара). Оның негізін үш кестелі логикалық
түрлендіргіш (G, F және Н), бірнеше бағдарламамалы мультиплексор мен екі
триггер қалайды.
21
1.7 Сурет
Кестелі түрлендіргіштер (LUT-блоктар) PROM түрінде құрылған, логи-
калық функцияның аргументтері оған адрес ретінде пайдаланылады. Логии-
калық G және F түрлендіргіштері (ұйымдастырылымы 16х1, бағдарламалы
жады блоктары) 4-аргументті функцияларды шығарады да, олардың шығыс
сигналдарын Y және X шығыстарына 4 және 6 мультиплексорларының сәй-
кесті бағдарлануымен тікелей жіберуге болады немесе оларды өзгеше пайда-
лануға болады. 1 және 2 мультиплексорларын төменгі кірістерінен жіберуге
бағдарлау арқылы, G және F түрлендіргіштерінің шығыстарын Н
түрлендіргішінің кірістеріне беріп, "функциядан функция" өндіру арқылы
аргументтер саны төрттен көбірек болатын нәтижелік функция алуға болады.
1 және 2 мультиплексорларын өзгеше бағдарлау арқылы Н түрлендіргішін
жеке функция генераторы ретінде пайдалануға болады.
Блок кірістеріне тұрақтылар мен кіріс айнымалыларының берілім
бағытын өзгерте отырып, көптеген ауыстырым функцияларын жүзеге асыруға
болады. Мысалы, блок кірістеріне тұрақтылар мен айнымалыларды 1.6, б-
суреттегідей берсек, F abVc функциясын аламыз.
LB-ның ішкі сұлбаларын басқаруға жіберілетін HI, DIN, SR, ЕС
сигналдары мультиплексорлар тобы арқылы сыртқы басқару желісіндегі
С1...С4 сигналдарынан қалыптастырылады. 3...6 мультиплексорлары қажетті
басқару деректерін 1 және 2 триггерлеріне бағыттайды.
Триггерлерді тактілеу сигналының активті фронтын 7 және 8 мульти-
плексорларымен өзгертуге және тактілеуге рұқсат беруші ЕС сигналын 9 жә-
не 10 мультиплексорларымен бағдарлауға болады. Триггерлердің асинхронды
22
қойылым және тазартылымкірістері триггеров (SD - Set Direct и RD - Reset
Direct) SR коммутаторы арқылы С1...С4 сигналдарынан анықталады.
1.3.2 FPGA-ның енгізушығару блоктары
1.8-суретте көрсетілген, ХС4000Е микросұлбасының құрамындағы енгі-
зушығару блогы (InputOutput Block) оның сыртқы шықпалары мен ішкі логи-
калық сұлбаларының арасындағы интерфейсті қамтамасыз етеді. Микросұлба-
ның әрбір шықпасын кіріс, шығыс немесе қосбағытты шықпа ретінде құруға
болады.
Блоктың сигналдарды енгізуге және шығаруға арналған екі жіберім
трактісі болады. Әрбір трактіде сигналдарды, 7
және 4
мультиплексорларының бағдарлануымен, тікелей немесе триггерде бекіту
арқылы жіберуге болады. Шығарылатын сигналдың тура немесе теріс
жіберілуі 2 мультиплексорымен қойылады.
Енгізілетін немесе шығарылатын сигнал қосылмаған шықпаларға (яғни,
1 буферінің үшінші жағдайға ауыстырылғанында) нақтылы потенциалдар
беру Pull-UpPull-Down сұлбасымен жүргізіледі, ол ажыратылған шықпаның
потенциалын жоғарғы деңгейге көтереді немесе оны нөл нүктесіне қосады.
Бұл варианттардың арасындағы таңдалым UD (UpDown) сұлбасындағы
конфигурация жадысының элементтерімен бағдарланады. Фронт тіктілігін
өзгерту (Slew Rate) SLR сұлбасындағы сәйкесті жады элементін бағдарлаумен
іске асырылады.
1.8 Сурет
Триггерлердің кірістік және шығыстық синхросигналдарының (CLKI
және CLKO) бағытын да сәйкесті мультиплексорлармен бағдарлауға болады.
Триггерлерді деңгеймен немесе фронтпен тактіленетін етіп құруға болады.
Сигналдың 2 триггерге жіберілетін жолына кідіріс элементтерін орналастыру
(сигналдың 8 мультиплексорының төменгі кірісі арқылы жіберілгенінде)
сигналдар арасындағы қажетті уақыт қатынасын қамтамасыз етеді.
23
1.3.3 FPGA-ның арабайланыс жүйелері
FPGA-дағы байланыс жолдары әдетте сегменттерге (кілттер болмайтын
бөліктерге) бөлініп құрылады да, қажетті байланыс осы сегменттерді өзара
бағдарламалы байланыс элементтерімен (кілттермен) жалғау арқылы жүзеге
асырылады. Арабайланыс жүйесі иерархиялық сипатпен құрылады, онда
сегменттердің бірнеше түрі (негізгі байланыстар, екі есе ұзындықты жолдар,
жуық блоктардың арасындағы тура жолдар, кристалдың ана шетінен мына
шетіне созылған ұзын жолдар) болады.
Actel фирмасының FPGA-ларының логикалық блоктары горизонталь
қатармен орналастырылып, олардың арасында жол жүргізу арналары
қалдырылған. Арналарда ұзындығы әртүрлі
горизонталь
сегменттер
орналасқан. LB мен жол арналары арқылы вертикаль сегменттер өтеді. Әрбір
LB кірісі мен шығысы жуық жердегі жеке вертикаль сегменттерге қосылған.
Сегменттердің әрбір қиылысында оларды өзара жалғауға мүмкіндік
беруші бағдарламалы жалғамдар ескерілген. Бұндай байланыс жүйесі LB-
ларды өзара әртүрлі варианттармен қосуға мүмкіндік береді.
1.4 Бағдарламалы күрделі логикалық сұлбалар
Бағдарламалы күрделі логикалық сұлбалар
(CPLD, Complex
Programmable Logic Devices) архитектурасы жағынан PLD (PAL, GAL) құры-
лымдарынан шыққан. Оның құрамында (1.9-суретті қара), саны микросұл-
баның жиналым деңгейіне байланысты, көптеген іскерлік блоктар (FB,
Functional Blocks), бағдарламалы байланыс матрицасы (PIA, Programmable
Inerconnect Array) және кристалдың перифериясына орналастырылған енгі-
зушығару блоктары (IOBs, InputOutput Blocks) болады. Әрбір іскерлік блокта
бірнеше макроұяшық (MC, Macrocells) болады. PIA іскерлік блоктардың өзара
жалғанымындылығын, яғни оларға кіріс сигналдарының түсуімен қатар,
шығыс сигналдарының PIA-ға да (кері байланыс ұйымдастыру үшін), в IOBs-
қа да (құрылғыдан шығаруға) жіберілуін толықтай қамтамасыз етеді.
Енгізушығару блоктары, бағдарлануына байланысты кіріс немесе
шығыс ретінде пайдаланылатын, сыртқы қосбағытты шықпалармен (IО,
InputOutput)
байланысқан.
Кейбір шықпалар іскерлік блоктардың
матрицасына жалпы тактілеу
(GCK, Global Clocks),
жалпы
қойылымтазартылым (GSR, Global SetReset) және шығыс буферлерінің
үшінші жағдайын жалпы басқару (GTS, Global 3-state Control) сигналдарын
қоюға арналған.
CPLD құрамында суретте көрсетілген блоктардан басқа бағдарлау
операцияларын тікелей жүйеде басқаруға арналған контроллерлер (ISP, In
System Programmability), JTAG интерфейсімен жұмыс істеу контроллерлері
және т.б. болуы мүмкін.
24
1.9 Сурет
1.4.1 CPLD-ның іскерлік блоктары
Классикалық
PLD
құрылымындағы
сияқты,
CPLD-ның іскерлік
блоктарында, кірістеріне түскен айнымалылардан конъюнктивті термдер
тудыратын, көпкірісті (wide) бағдарламалы ЖӘНЕ элементтерінің матрицасы
(МAND), өндірілген термдер арасында таралатын, НЕМЕСЕ элементтерінің
тобы және құрылымның іскерлік мүмкіндіктерін байытушы (алдында
қарастырылғандай) қосымша элементтер болады.
CPLD құрылымындағы НЕМЕСЕ элементтерінің матрицасы PAL
құрылымындағыдай, бекітілген болса да, бұнда өндірілетін функциядағы
термдер санын құбылту мүмкіндіктері ұлғайтылған, мысалы, функция
өндіріліміне қажетті темдерді басқа арнадан алу немесе оған беру
мүмкіндіктері ескерілген.
Термдердің FB арналарының арасындағы таралымы, термдер тарату
матрицасының құрамына кіретін (TAM, Terms Allocation Matrix), тізбекті
және параллель түрлі логикалық кеңейткіштер арқылы жүзеге асырылады.
Тізбекті логикалық кеңейткіштер осы арнадағы термнің теріс мәнін қайтадан
МAND матрицасының кірістерінің біреуіне беру арқылы құрылады да, бұл
термді енді арналардың барлығында да пайдалануға болады. Параллель
кеңейткіш бір арнаның термдерін екіншісіне жіберуге мүмкіндік береді.
Термдер TAM-нан әрі негізін бағдарламалы мультиплексорлар мен
триггер (немесе триггерлер) қалайтын, макроұяшықтарға (MC, Macrocell)
түседі де, оларда іскерлік блоктардың шығыс сигналдарының әртүрлі
25
варианттағы топтарын (тура немесе теріс сигналдар, қиыстырма шығыс
немесе регистрлік шығыс және т.б.) қалыптастырады.
1.10-суретте Xilinx фирмасының CPLD түрлі XC9500 микросұлбасының
макроұяшығының құрамы көрсетілген.
MAND матрицасында өндірілген және ақырғы түрінде TAM арқылы
жиналған термдер логикалық функциияның құрылуы үшін НЕМЕСЕ
элементіне түседі. Жеке термдер арқылы триггерді басқару сигналдары PTSet,
PTClock, PTReset және енгізушығару блогының буферінің үшінші жағдайын
басқаруға арналған РТОЕ сигналы өндіріледі.
1.10 Сурет
НЕМЕСЕ
элементінің
шығысында өндірілген
ДНФ
түріндегі
функцияның мәні одан әрі екілік қосу (М2) элементі арқылы жіберіледі. Бұл
элемент өндірілген функцияны тура немесе теріс түрінде жібереді.
Микросұлба шығысына функцияның өндірілген мәнінің тікелей
жіберілуі (қиыстырма шығыс) әлде триггерде алдыңғы тактіде сақталған
мәнінің жіберілуі (регистрлік шығыс) MUX5 мультиплексоры арқылы
бағдарланады. Триггердің тактілену сипаты MUX4 мультиплексорының
бағдарлануымен анықтап, оған жалпы синхросигналды (GCK, Global Clock)
немесе терм арқылы тудырылатын PTClock сигналын пайдалануға болады.
Триггердің асинхронды қойылымы мен тазартылымының жалпы сигналмен
(GSR, Global SetReset) әлде терм арқылы тудырылатын PTSet и PTReset
сигналдарымен жүргізілуі MUX2 және MUX3 мультиплексорларының
бағдарлануымен анықталады. Триггердің өзі кідіріс (D түрлі) немесе санау (Т
түрлі) режиміне бағдарланады.
26
Макроұяшықтың негізгі шығыс сигналын, оны жан-жақты таратуға
мүмкіндік беретін PIA-ға, немесе оны шығыс сигналы ретінде тікелей IOB-қа
жіберуге болады.
1.4.2 CPLD-ның енгізушығару блоктары
Енгізушығару блоктары
микросұлба шықпаларын
оның ішкі
тізбектерімен байланыстырады. Мысалға Xilinx ХС9500 микросұлбасының
құрамындағы енгізушығару блогын қарастырайық (1.11-суретті қара).
1.11 Сурет
IOB негізін екі буфер - кірістік (1) және шығыстық (2) қалайды. Кіріс
буферіне түсетін кернеу деңгейлерінің тұрақтылығы мен олардың кіріс
сигналдарының амплитудасына тәуелсіздігі екі бекіту диодынан тұратын
тізбекпен қамтамасыз етіледі.
Бағдарланымды ортақ нүкте сұлбасы (PCP, Programmable Common
Point) пайдаланушының қажетті жағдайда қосымша "жерге қосылған" шықпа
құруы арқылы микросұлбадағы бөгеуіл деңгейін кемітіп, оның жұмыс
сапасын көтеруіне мүмкіндік береді.
Шықпаға оның жұмыстан тыс режимінде қосылатын бағдарланымды
резистор (PR, Programmable Resistor) онда қалқыма потенциал тумауы үшін
қойылады.
Шығыс буферіне 2 жұмысына рұқсат беру ОЕ және шығыс кернеуінің
тіктілігін басқару (SRC, Slew Rate Control) сигналдары түседі. ОЕ сигналын
бағдарланымды мультиплексор MUX3 арқылы бірнеше вариантта өндіруге
болады: макроұяшықтан алынатын РТОЕ термінен, үшінші жағдайды
басқаратын жалпы GOE1 немесе GOE2 сигналдарынан, 1
және
0
тұрақтыларынан. Үшінші жағдайды басқарушы жалпы сигналдар бастапқы
27
GTS1 және GTS2 сигналдарының кез келген бағытын қою мүмкіндігімен
құрылады.
1.4.3 CPLD-ның байланыс жүйелері
Қалыпты FPGA құрылымындағы сегментті байланыс жүйесінен ерекше
CPLD құрылымында үздіксіз байланыс жүйесі пайдаланылады және бұндағы
байланыстардың барлығы бірдей болады да, сигнал кідірістерін дұрыс
болжауға мүмкіндік береді.
Кез келген FB шығысы басқаларының кірістерімен PIA арқылы
байланыстырылады.
FB кірістері PIA құрамындағы барлық вертикаль жолдармен қиылысқан
горизонталь жолдарға байланысқан. Кез келген кірісті кез келген шығысқа
вертикаль және горизонталь жолдардың арасындағы байланыс нүктелерін
бағдарлау арқылы қосуға болады. Өзгеше айтқанда, PIA блоктардың толықтай
қосылымдылығын қамтамасыз етеді. FB-нің өзінің ішінде, қажетті ішкі
байланыстарын жүзеге асырушы, жергілікті байланыс жүйесі болады.
1.5 Қиыстырма архитектуралы БЛЖС
БЛЖС архитектурасының дамуы FPGA және CPLD ұтымдылықтарын
біріктірген қиыстырма құрылымдарға әкелді. Бұндай архитектураларға Altera
фирмасының FLEX (Flexible Logic Element matriX) микросұлбаларын
келтіруге болады. Күрделілігі аса жоғары микросұлбаларды CPLD және FPGA
сипаттарын біріктірген архитектурамен ғана емес, жаңа ерекшеліктер енгізуші
айрықша
архитектуралармен құрылады.
1.12-суретте
конфигурациясы
триггерлік жадымен берілетін FLEX 10K микросұлбасының құрылымы
келтірілген.
FLEX 10K микросұлбасының құрамындағы логикалық блоктардың
құрамында жергілікті PIA (LPIA, Local PIA) және кестелі түрдегі логикалық
элементтер (LE, Logic Element), жалпы PIA (GPIA, Global PIA) жолдары мен
бағаналары және оларға қосылған енгізушығару элементтері (IOE,
InputOutput Elements) орналастырылған. Бұлардан басқа, микросұлба
құрамында қайтақұралымды жады модулдері (EABs, Embedded Array Blocks)
болады.
28
1.12 Сурет
1.5.1 Логикалық блок
FLEX микросұлбаларында деректерді логикалық түрлендіру құралдары
екі деңгеймен жүргізілетіндей етіп жүзеге асырылған.
Логикалық
операцияларды орындаушы ең кіші құрылым бірлігіне логикалық элемент
(LE, Logic Element) жатады. Сегіз LE тобы логикалық блок (LAB, Logic Array
Block) құрады. Логикалық блоктар келесі иерархия деңгейіндегі жеке
құрылым бірліктері ретінде пайдаланылады (1.13-суретті қара) .
1.13 Сурет
Логикалық блок
LUT түрлі
төрткірісті
кестелі
қызметтік
түрлендіргіштен (FG-4) (сыйымдылығы 16 бит жады), алмастыру сұлбасынан
(Car, Carry Circuit),
каскадтау сұлбасынан
(Cas, Cascading Circuit),
бағдарланымды триггерден, триггер тазартылымынқойылымын басқару
сұлбасынан және бірнеше
бағдарланымды
мультиплексордан
тұрады.
Қызметтік түрлендіргіш FG-4 үш айнымалылы екі функция өндіруге де істей
29
алады (16 бит жады бұл жағдайда 8 биттен тұратын екі блокқа таралады).
Олардың біреуі - санауыштар немесе тізбекті тасымалды қосуыштар сияқты
сұлбаларға қажет болатын тасымал функциясы.
Каскадтау тізбесі аргументтер саны төрттен көбірек функциялар алуға
қолданылады. Мысалы, көршілес үш LE арқылы кішігірім функцияларды
өндіріп, сосын каскадтау тәсілімен осы функциялардан ақырғы нәтиже
қалыптастыруға болады (1.14-суретті қара).
Көпайнымалылы функцияны кері байланыс пайдалану арқылы алуға да
болады. Бұл кезде алдымен төрт айнымалылы бір функция өндіріліп, сосын ол
келесі LE кірістерінің біреуі ретінде енгізіледі және т.б. Нәтижесінде аргумент
саны төрттен жоғары болатын "функциядан функция" есептеледі (1.15-суретті
қара).
1.14 Сурет
1.15 Сурет
Қарастырылушы микросұлбадағы (1.13-суретті қара) триггер D, T, RS,
JK триггерлерінің бір түрі ретінде істей алады. Бағдарлау арқылы триггерге S
және R арқылы асинхронды әрекет жасаудың бірнеше режимін (тазартылым,
қойылым, енгізудің әртүрлі варианты) қоюға болады.
30
Триггерді FG арқылы өндірілген функцияның мәндерін бекіту үшін
немесе D жолдарының біреуінен тікелей қабылдайтын жеке элемент ретінде
пайдалануға осы жолдағы мультиплексор арқылы бағдарлауға болады.
Логикалық
элементтің шығыс сигналын
бағдарланымды
мультиплексорлар арқылы жалпы және жергілікті арабайланыс матрицасына
қиыстырма (триггерді айналып өтетін ) вариантында немесе регистрлік
шығыстардан (триггерден) беруге болады.
1.5.2 Енгізілген жады блоктары
FLEX 10K микросұлбаларының құрамына жалпы сыйымдылығы 6 ... 20
Кбит шамасындағы қайтақұрастырмалы жады матрицалары енгізілген (EABs,
Embedded Array Blocks). Олар сыйымдылығы 2 Кбит жеке блоктар түрінде
орналастырылған.
EAB құрамында орналасқан жады модулін 2048х1, 1024х2, 512х4 және
256х8 түрінде ұйымдастырып, оны деректерді сақтауға ғана емес, онымен қа-
тар аргумент саны 8 - 10 болатын күрделі функцияларды жүзеге асырушы кес-
телі функциялық түрлендіргіш (FG, Function Generator) ретінде пайдалануға
болады. Мысалы, ЕАВ блоктары арқылы тезәрекетті арифметикалық-
логикалық
құрылғы
АЛҚ, 4x4
көбейткіштері және т.б. құрылады.
Сыйымдылығы жоғарырақ жады блоктарын құру үшін жеке EAB блоктарын
біріктіруге болады. Жады блоктары кристалда сұлбаның логикалық бөлігімен
бірге орналасқандықтан, бұндай жадымен жұмыс істеу өте тез жүргізіледі.
1.16 Сурет
Енгізілген жады блоктарының құрылымында
(1.16-суретті қара)
RAMROM түріндегі жады модулінен басқа бірнеше синхронды D-триггер
31
мен бағдарланымды мультиплексорлар болады. Бағдарланымды жергілікті
байланыстар матрицасы LPIA сигналды жалпы матрицаның GPIA жолынан
алады. 1 және 2 регистрлері жады модуліне, оның конфигурациясына
байланысты, әртүрлі разрядты деректер мен адрестерді жіберуге
бағдарланады. Жадыға жазу 4 - 6 мультиплексорларының бағдарлануына
байланысты синхронды (регистрден тактілеу сигналдарымен) немесе
асинхронды (тікелей LPIA-дан) болуы мүмкін.
1 - 3 регистрлерін басқару сигналдарының таңба бағытын 1 - 3 мульти-
плексорларымен өзгертуге болады. Жады блогының шығыс сигналдары 7 - 9
мультиплексорлары арқылы
GPIA
жолдарына немесе бағаналарына
тактіленген немесе асинхронды вариантта жіберіледі.
2 Бағдарламалы құрылымды құрылғылар құру жолдарын зерттеу
Цифрлық жүйелерді құрудың заманауи технологиясымен, яғни олардың
бағдарламалы құрылымды микросұлбалар негізінде құрылуының аппараттық
және бағдарламалық құралдарымен таныстыру мақсатында бірнеше
жаттығулар ұйымдастырдық. Осы жаттығуларды орындау цифрлық жүйе
жобасын енгізуге, оны компиляциялауға, оған имитациялық моделдеу
жүргізуге және құрылғының жобаға сәйкесті бағдарлануы мен оның жұмыс
бағытының іс жүзіндегі зерттелуіне мүмкіндік беретін кәсіби аспаптармен,
нақтылы айтқанда Altera фирмасының MAX+Plus II бағдарламасымен жұмыс
істеу тәртібін игеруге жол ашады.
Жаттығулар Altera фирмасының 10K20 EPLD микросұлбасы негізінде
құрылған (DEGEM SYSTEMS фирмасының) EB-136 қондырғысында
орындауға негізделген.
Электрлі бағдарланатын құрылғылардың Flex ұрпағына жататын Altera
10K20 EPLD микросұлбасының кристалында 20000 шамасындағы логикалық
кілттер мен триггерлер болады және оған сыйымдылығы 12000 бит RАМ
жадысы енгізілген.
Қондырғы көптеген қолданым (мысалы, өндірістік автоматика, басқару
және дерек тарату процестері) аймақтарындағы жобаларын құруға және
олардың жұмысын іс жүзінде тексеруге мүмкіндік береді.
2.1 EB-136 қондырғысының суреттемесі
2.1.1 Қондырғының аппараттық бөлігі
EB-136 қондырғысының тақташасында (2.1-суретті қара)
20000
логикалық кілттерден және 12000 бағдарламалы RАМ ұяшықтарынан
тұратын,
240
шықпалы
Altera EPF10K20 EPLD
микросұлбасы
орналастырылған.
Тақташа
іс жүзінде
пайдаланушылардың жеке
жобаларында пайдалануға болатын, әртүрлі енгізушығару құрылғыларын
құруға арналған.
Енгізушығару құрылғысында орналастырылған құралдар:
32
бастапқы жағдайында түйістері тұйықталған және ажыратылған сегіз
ауыстырғыш;
қалыпты тұйықталған және ажыратылған түйісті екі түйме;
лог. "1" деңгейінде қосылатын сегіз индикатор;
сегменттері лог. "0" деңгейімен жандандырылатын екі 7-сегментті
индикатор;
компьютердің параллель портынан бағдарлама енгізуге арналған
кәбіл.
Төменде
10К20 микросұлбасының
EB-136
қондырғысында
орналастырылған ауыстырғыштар мен түймелерге
(2.1-кестені қара),
жарықдиодты
индикаторларға
(2.2-кестені қара)
және
7-сегментті
индикатордың
сегменттеріне
(2.3-кесте)
сәйкесті
белгіленімдері мен
шықпаларының номерлері келтірілген.
2.1 Сурет
33
EB-136 қондырғысы PUPUZ-2000 (қондырғы) базалық құрылғысынан,
EB-136 платасынан және 10K20 құрылғысына бағдарлама енгізуші JTAG
кәбілінен тұрады.
К е с т е 2.1
К е с т е 2.2
К е с т е 2.3
34 Белгіленім
Шықпа нөмірі
Индикатор жарықтануы
Белгіленім
Шықпа нөмірі
Лог."1"
Лог."0"
Кіші цифра
Сегмент a
6
бар
жоқ
Сегмент b
7
бар
жоқ
Сегмент c
8
бар
жоқ
Сегмент d
9
бар
жоқ
Сегмент e
11
бар
жоқ
Сегмент f
12
бар
жоқ
Сегмент g
13
бар
жоқ
Үлкен цифра
Сегмент a
17
бар
жоқ
Сегмент b
18
бар
жоқ
Сегмент c
19
бар
жоқ
Сегмент d
20
бар
жоқ
Сегмент e
21
бар
жоқ
Сегмент f
23
бар
жоқ
Сегмент g
24
бар
жоқ
Белгіленім
Шықпа нөмірі
Позиция немесе жағдай сәйкестілігі
Белгіленім
Шықпа нөмірі
Лог."1"
Лог."0"
S1
45
жоғарғы
төменгі
S2
46
жоғарғы
төменгі
S3
48
жоғарғы
төменгі
S4
49
жоғарғы
төменгі
S5
50
жоғарғы
төменгі
S6
51
жоғарғы
төменгі
S7
53
жоғарғы
төменгі
S8
54
жоғарғы
төменгі
S9
30
басылған
басылмаған
S9
31
басылмаған
басылған
S10
55
басылған
басылмаған
S10
56
басылмаған
басылған
Белгіленім
Шықпа нөмірі
Индикатор жарықтануы
Белгіленім
Шықпа нөмірі
Лог."1"
Лог."0"
LED1
33
бар
жоқ
LED2
34
бар
жоқ
LED3
35
бар
жоқ
LED4
36
бар
жоқ
LED5
38
бар
жоқ
LED6
39
бар
жоқ
LED7
40
бар
жоқ
LED8
41
бар
жоқ
2.1.2 MAX+Plus II бағдарламасының редакторлары
MAX+Plus II бағдарламасы, нақтылы жұмыстарды орындауға арналған
бірнеше редактордан тұрады.
Логикалық жобаны MAX+Plus бағдарламасының құрамындағы сызба
редакторын (Graphic Editor) пайдалану арқылы енгізу ыңғайлы келеді. Оның
пайдаланылым интерфейсі өзге пакеттерде электрондық тізбектерді суреттеу
бағыттарына ұқсас келеді.
Сызба интерфейсті оқып үйренудің ең жеңіл жолы - әртүрлі
командаларды іс жүзінде орындау жөніндегі нұсқамалар мен түсіндірмелерге
сүйене отырып үйрену. Келесі жаттығулардың көпшілігінде жобаларды
енгізуге және оларды GDF файл түрінде сақтауға арналған командалар
пайдаланылады.
2.2 сурет
Жүйені орнату кезінде MAX+PLUS II \maxplus2 және \max2work деп
аталатын екі католог құрылады. \maxplus2 катологінде жүйелік БҚ-ны жане
деректер файлдары бар. \max2work катологінде оқыту программалық файлдар
мен жұмыстар сақталады.
max2lib\prim - Altera фирмасының ұсынған приметивтерінен (қарапайым
логикалық элементтер) тұрады. Ұсынылған элементтермен танысу жаттығуы
А қосымшасында 1 жаттығуда көрсетілген.
max2lib\mega_lpm - (LPM) параметрленген мегафункциялар кітапханасынан
және олардың сәйкес
AHDL
тіліндегі Include-файлдарынан тұрады.
Мегафункциялардың мүмкіндіктерін қарастыру А қосымшасында 2
жаттығуда көрсетілген.
35
max2lib\mf-
тұтынушылық
(74-series)
макрофунциялардан тұрады.
Макрофункциялармен жұмыс істеу жаттығуы А қосымшасыда 3 жаттығуда
көрсетілген.
MAX+Plus II бағдарламасының Waveform редакторы (сигнал редакторы)
жобаның моделдеуге және іскерлік мүмкіндігін тексеруге арналған кіріс
векторлары сияқты сигнал файлдарын құруға және олардың түрін
редакторлауға пайдаланылады. Waveform редакторын, құрушыға моделдеу
нәтижелерін көруге мүмкіндік беретін, логикалық анализатор ретінде
пайдалануға болады. Waveform жобасын енгізу арқылы тізбелі және
қайталанымды құрылғылардың қажетті логикасын құруға болады.
2.3 Сурет
MAX+Plus II бағдарламасының Floorplan редакторы құрылғы
шықпалары мен логикалық ұяшықтарға логика қойылуын жеңілдетеді. Жоба
құрушы жобаны компиляциялау алдында шықпалар мен логикалық
ұяшықтарға нақтылы қойылымдар бекіте алады; оларды компиляция
жүргізілгеннен кейін де қарастыруға және өзгертуге болады.
Компилятор келесі түрдегі кез келген файлды қабылдай алады:
GDF Graphic design file (schematic diagram);
TDF Text design file (AHDL source);
V Verilog text source file;
VHD VHDL text source file.
36
2.4 Сурет
Компилятор компиляция барысында келесі әрекеттер орындайды:
жоба файлдарындағы қателіктерді табады;
қол астындағы логикалық ұяшықтар мен жады блоктарын пайдалана
отырып, логикалық синтез және минимизация жүргізеді және конфигурация
қойылымының файлын (Assignment Configuration File, ACF) құрады;
құрылғының дайындалған жобасын реттеп, FIT файлын құрады;
моделдеу файлын (Simulation files, ... жалғасы
Сіз бұл жұмысты біздің қосымшамыз арқылы толығымен тегін көре аласыз.
Ұқсас жұмыстар
Пәндер
- Іс жүргізу
- Автоматтандыру, Техника
- Алғашқы әскери дайындық
- Астрономия
- Ауыл шаруашылығы
- Банк ісі
- Бизнесті бағалау
- Биология
- Бухгалтерлік іс
- Валеология
- Ветеринария
- География
- Геология, Геофизика, Геодезия
- Дін
- Ет, сүт, шарап өнімдері
- Жалпы тарих
- Жер кадастрі, Жылжымайтын мүлік
- Журналистика
- Информатика
- Кеден ісі
- Маркетинг
- Математика, Геометрия
- Медицина
- Мемлекеттік басқару
- Менеджмент
- Мұнай, Газ
- Мұрағат ісі
- Мәдениеттану
- ОБЖ (Основы безопасности жизнедеятельности)
- Педагогика
- Полиграфия
- Психология
- Салық
- Саясаттану
- Сақтандыру
- Сертификаттау, стандарттау
- Социология, Демография
- Спорт
- Статистика
- Тілтану, Филология
- Тарихи тұлғалар
- Тау-кен ісі
- Транспорт
- Туризм
- Физика
- Философия
- Халықаралық қатынастар
- Химия
- Экология, Қоршаған ортаны қорғау
- Экономика
- Экономикалық география
- Электротехника
- Қазақстан тарихы
- Қаржы
- Құрылыс
- Құқық, Криминалистика
- Әдебиет
- Өнер, музыка
- Өнеркәсіп, Өндіріс
Қазақ тілінде жазылған рефераттар, курстық жұмыстар, дипломдық жұмыстар бойынша біздің қор #1 болып табылады.
Ақпарат
Қосымша
Email: info@stud.kz